Flow report for aurora_8b10b_v5_2_example_design
Fri Sep 16 11:30:06 2011
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Flow Summary                                                                       ;
+-----------------------------------+------------------------------------------------+
; Flow Status                       ; Successful - Fri Sep 16 11:30:06 2011          ;
; Quartus II 64-Bit Version         ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                     ; aurora_8b10b_v5_2_example_design               ;
; Top-level Entity Name             ; aurora_8b10b_v5_2_example_design               ;
; Family                            ; Stratix IV                                     ;
; Device                            ; EP4SGX230KF40C2                                ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; < 1 %                                          ;
;     Combinational ALUTs           ; 571 / 182,400 ( < 1 % )                        ;
;     Memory ALUTs                  ; 0 / 91,200 ( 0 % )                             ;
;     Dedicated logic registers     ; 1,280 / 182,400 ( < 1 % )                      ;
; Total registers                   ; 1280                                           ;
; Total pins                        ; 28 / 888 ( 3 % )                               ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 79,872 / 14,625,792 ( < 1 % )                  ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                              ;
; Total GXB Receiver Channel PCS    ; 1 / 24 ( 4 % )                                 ;
; Total GXB Receiver Channel PMA    ; 1 / 36 ( 3 % )                                 ;
; Total GXB Transmitter Channel PCS ; 1 / 24 ( 4 % )                                 ;
; Total GXB Transmitter Channel PMA ; 1 / 36 ( 3 % )                                 ;
; Total PLLs                        ; 0 / 8 ( 0 % )                                  ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+------------------------------------------------------+
; Flow Settings                                        ;
+-------------------+----------------------------------+
; Option            ; Setting                          ;
+-------------------+----------------------------------+
; Start date & time ; 09/16/2011 11:24:11              ;
; Main task         ; Compilation                      ;
; Revision Name     ; aurora_8b10b_v5_2_example_design ;
+-------------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                     ; Value                                                                                                    ; Default Value ; Entity Name ; Section Id       ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID               ; 130534464428.131614345103652                                                                             ; --            ; --          ; --               ;
; ENABLE_SIGNALTAP                    ; On                                                                                                       ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                   ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTPLL                                                                                                   ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; ALTGX                                                                                                    ; --            ; --          ; --               ;
; IP_TOOL_NAME                        ; SignalTap II Logic Analyzer                                                                              ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 9.1                                                                                                      ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                     ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 10.1                                                                                                     ; --            ; --          ; --               ;
; IP_TOOL_VERSION                     ; 9.1                                                                                                      ; --            ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP              ; 85                                                                                                       ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP              ; 0                                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; D:/program/FPGA/Final_test/ALTERA/Virtex6Aurora/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.dpf ; --            ; --          ; --               ;
; MISC_FILE                           ; F:/program/FPGA/Final_test/ALTERA/Virtex6Aurora/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.dpf ; --            ; --          ; --               ;
; MISC_FILE                           ; T:/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.dpf                                              ; --            ; --          ; --               ;
; MISC_FILE                           ; MGT156_to_156.bsf                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; MGT156_to_156.cmp                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; MGT156_to_156.ppf                                                                                        ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_LA.bsf                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_LA.cmp                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; PLL_LA.ppf                                                                                               ; --            ; --          ; --               ;
; MISC_FILE                           ; MGT.cmp                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                           ; MGT.ppf                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                           ; LA.cmp                                                                                                   ; --            ; --          ; --               ;
; PARTITION_COLOR                     ; 16764057                                                                                                 ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; PLACEMENT_AND_ROUTING                                                                                    ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE              ; SOURCE                                                                                                   ; --            ; --          ; Top              ;
; POWER_BOARD_THERMAL_MODEL           ; None (CONSERVATIVE)                                                                                      ; --            ; --          ; --               ;
; POWER_HSSI_LEFT                     ; Opportunistically power off                                                                              ; --            ; --          ; --               ;
; POWER_HSSI_RIGHT                    ; Opportunistically power off                                                                              ; --            ; --          ; --               ;
; POWER_HSSI_VCCHIP_LEFT              ; Opportunistically power off                                                                              ; --            ; --          ; --               ;
; POWER_HSSI_VCCHIP_RIGHT             ; Opportunistically power off                                                                              ; --            ; --          ; --               ;
; POWER_PRESET_COOLING_SOLUTION       ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                    ; --            ; --          ; --               ;
; SLD_NODE_CREATOR_ID                 ; 110                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                ; sld_signaltap                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_RAM_BLOCK_TYPE=M9K                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_INFO=805334528                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_POWER_UP_TRIGGER=0                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_FLOW_USE_GENERATED=0                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_STATE_BITS=11                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_BUFFER_FULL_STOP=1                                                                                   ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL=1                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_IN_ENABLED=0                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SEGMENT_SIZE=2048                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_SAMPLE_DEPTH=2048                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_TRIGGER_BITS=1                                                                                       ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK=0000000000000000000000000000                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_INVERSION_MASK_LENGTH=28                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_DATA_BITS=39                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_LOWORD=10007                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT       ; SLD_NODE_CRC_HIWORD=19945                                                                                ; --            ; --          ; auto_signaltap_0 ;
; USE_GENERATED_PHYSICAL_CONSTRAINTS  ; Off                                                                                                      ; --            ; --          ; eda_blast_fpga   ;
; USE_SIGNALTAP_FILE                  ; stp1.stp                                                                                                 ; --            ; --          ; --               ;
; VCCA_L_USER_VOLTAGE                 ; 2.5V                                                                                                     ; --            ; --          ; --               ;
; VCCA_R_USER_VOLTAGE                 ; 2.5V                                                                                                     ; --            ; --          ; --               ;
; VCCH_GXBL_USER_VOLTAGE              ; 1.4V                                                                                                     ; --            ; --          ; --               ;
; VCCH_GXBR_USER_VOLTAGE              ; 1.4V                                                                                                     ; --            ; --          ; --               ;
+-------------------------------------+----------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:01:37     ; 1.0                     ; 523 MB              ; 00:01:09                           ;
; Fitter                    ; 00:03:13     ; 1.2                     ; 914 MB              ; 00:02:40                           ;
; TimeQuest Timing Analyzer ; 00:00:36     ; 1.2                     ; 608 MB              ; 00:00:19                           ;
; Assembler                 ; 00:01:00     ; 1.0                     ; 907 MB              ; 00:00:43                           ;
; Total                     ; 00:06:26     ; --                      ; --                  ; 00:04:51                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; Alan-Y550p       ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; Alan-Y550p       ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; Alan-Y550p       ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; Alan-Y550p       ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off aurora_8b10b_v5_2_example_design -c aurora_8b10b_v5_2_example_design
quartus_fit --read_settings_files=off --write_settings_files=off aurora_8b10b_v5_2_example_design -c aurora_8b10b_v5_2_example_design
quartus_sta aurora_8b10b_v5_2_example_design -c aurora_8b10b_v5_2_example_design
quartus_asm --read_settings_files=off --write_settings_files=off aurora_8b10b_v5_2_example_design -c aurora_8b10b_v5_2_example_design



