Fitter report for aurora_8b10b_v5_2_example_design
Fri Sep 16 11:28:56 2011
Quartus II 64-Bit Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. HardCopy Device Resource Guide
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. GXB Receiver Summary
 19. GXB Receiver Channel
 20. GXB Transmitter Summary
 21. GXB Transmitter Channel
 22. GXB Transmitter PLL
 23. GXB Core Clock Summary
 24. GXB PLL to Transmitter Skew
 25. Output Pin Default Load For Reported TCO
 26. Fitter Resource Utilization by Entity
 27. Delay Chain Summary
 28. Pad To Core Delay Chain Fanout
 29. Control Signals
 30. Global & Other Fast Signals
 31. Non-Global High Fan-Out Signals
 32. Fitter RAM Summary
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Estimated Delay Added for Hold Timing Summary
 45. Estimated Delay Added for Hold Timing Details
 46. Fitter Messages
 47. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+-----------------------------------+------------------------------------------------+
; Fitter Status                     ; Successful - Fri Sep 16 11:28:56 2011          ;
; Quartus II 64-Bit Version         ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                     ; aurora_8b10b_v5_2_example_design               ;
; Top-level Entity Name             ; aurora_8b10b_v5_2_example_design               ;
; Family                            ; Stratix IV                                     ;
; Device                            ; EP4SGX230KF40C2                                ;
; Timing Models                     ; Final                                          ;
; Logic utilization                 ; < 1 %                                          ;
;     Combinational ALUTs           ; 571 / 182,400 ( < 1 % )                        ;
;     Memory ALUTs                  ; 0 / 91,200 ( 0 % )                             ;
;     Dedicated logic registers     ; 1,280 / 182,400 ( < 1 % )                      ;
; Total registers                   ; 1280                                           ;
; Total pins                        ; 28 / 888 ( 3 % )                               ;
; Total virtual pins                ; 0                                              ;
; Total block memory bits           ; 79,872 / 14,625,792 ( < 1 % )                  ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                              ;
; Total GXB Receiver Channel PCS    ; 1 / 24 ( 4 % )                                 ;
; Total GXB Receiver Channel PMA    ; 1 / 36 ( 3 % )                                 ;
; Total GXB Transmitter Channel PCS ; 1 / 24 ( 4 % )                                 ;
; Total GXB Transmitter Channel PMA ; 1 / 36 ( 3 % )                                 ;
; Total PLLs                        ; 0 / 8 ( 0 % )                                  ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                  ;
+-----------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                                ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                                     ; Setting                                                 ; Default Value                                           ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                                     ; EP4SGX230KF40C2                                         ;                                                         ;
; Minimum Core Junction Temperature                                          ; 0                                                       ;                                                         ;
; Maximum Core Junction Temperature                                          ; 85                                                      ;                                                         ;
; Fit Attempts to Skip                                                       ; 0                                                       ; 0.0                                                     ;
; Device I/O Standard                                                        ; 2.5 V                                                   ;                                                         ;
; Use smart compilation                                                      ; Off                                                     ; Off                                                     ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                      ; On                                                      ;
; Enable compact report table                                                ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                              ; On                                                      ; On                                                      ;
; Auto Merge PLLs                                                            ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                           ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                                ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                                   ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                                       ; All Paths                                               ; All Paths                                               ;
; Optimize Multi-Corner Timing                                               ; Off                                                     ; Off                                                     ;
; Auto RAM to MLAB Conversion                                                ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                                 ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                               ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                           ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                            ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                                   ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                             ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                                  ; Normal                                                  ;
; Limit to One Fitting Attempt                                               ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                              ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                              ; 1                                                       ; 1                                                       ;
; Weak Pull-Up Resistor                                                      ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                                      ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                          ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                                     ; Off                                                     ;
; Perform Register Duplication for Performance                               ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                     ; Off                                                     ;
; Perform Register Retiming for Performance                                  ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                     ; Off                                                     ;
; Fitter Effort                                                              ; Auto Fit                                                ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                            ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                                  ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                          ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                                       ; On                                                      ; On                                                      ;
; Generate GXB Reconfig MIF                                                  ; Off                                                     ; Off                                                     ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                                       ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                                ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                        ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                          ; On                                                      ; On                                                      ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                                     ; Off                                                     ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                     ; Off                                                     ;
; Clamping Diode                                                             ; Off                                                     ; Off                                                     ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                                     ; Off                                                     ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  11.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; DIS_USER_CLK ; Missing drive strength and slew rate ;
; DIS_TX_CLK   ; Missing drive strength and slew rate ;
; DIS_RX_CLK   ; Missing drive strength and slew rate ;
; HARD_ERR     ; Missing drive strength and slew rate ;
; SOFT_ERR     ; Missing drive strength and slew rate ;
; FRAME_ERR    ; Missing drive strength and slew rate ;
; ERR_COUNT[7] ; Missing drive strength and slew rate ;
; ERR_COUNT[6] ; Missing drive strength and slew rate ;
; ERR_COUNT[5] ; Missing drive strength and slew rate ;
; ERR_COUNT[4] ; Missing drive strength and slew rate ;
; ERR_COUNT[3] ; Missing drive strength and slew rate ;
; ERR_COUNT[2] ; Missing drive strength and slew rate ;
; ERR_COUNT[1] ; Missing drive strength and slew rate ;
; ERR_COUNT[0] ; Missing drive strength and slew rate ;
; LANE_UP      ; Missing drive strength and slew rate ;
; CHANNEL_UP   ; Missing drive strength and slew rate ;
; TXN          ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+------------------------------------------------------------+
; Incremental Compilation Preservation Summary               ;
+--------------------------------------+---------------------+
; Type                                 ; Value               ;
+--------------------------------------+---------------------+
; Placement (by node)                  ;                     ;
;     -- Requested                     ; 0 / 1972 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 1972 ( 0.00 % ) ;
;                                      ;                     ;
; Routing (by net)                     ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Number of Tiles locked to High-Speed ; 0                   ;
+--------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1079    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 140     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 739     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Resource                      ; Stratix IV-GX EP4SGX230    ; HC4GX15L    ; HC4GX25F     ; HC4GX25L     ; HC4GX35F     ; HC4GX35F     ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Migration Compatibility       ;                            ; None        ; None         ; None         ; None         ; Medium       ;
; Primary Migration Constraint  ;                            ; Package     ; Package      ; Package      ; Package      ; Package      ;
; Package                       ; FBGA - 1517                ; FBGA - 780  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1517  ;
; Logic                         ; --                         ; 1%          ; 1%           ; 1%           ; 1%           ; 1%           ;
;   -- Logic cells              ; 1489                       ; --          ; --           ; --           ; --           ; --           ;
;   -- DSP elements             ; 0                          ; --          ; --           ; --           ; --           ; --           ;
;   -- Memory LABs              ; 0                          ; --          ; --           ; --           ; --           ; --           ;
; Pins                          ;                            ;             ;              ;              ;              ;              ;
;   -- Total                    ; 28                         ; 28 / 412    ; 28 / 660     ; 28 / 644     ; 28 / 660     ; 28 / 888     ;
;   -- IO (HSSI)                ; 4                          ; 4 / 40      ; 4 / 96       ; 4 / 80       ; 4 / 96       ; 4 / 144      ;
;   -- Differential Input       ; 4                          ; 4 / 196     ; 4 / 292      ; 4 / 292      ; 4 / 292      ; 4 / 384      ;
;   -- Differential Output      ; 2                          ; 2 / 60      ; 2 / 96       ; 2 / 96       ; 2 / 96       ; 2 / 184      ;
;   -- PCI / PCI-X              ; 0                          ; 0 / 372     ; 0 / 564      ; 0 / 564      ; 0 / 564      ; 0 / 744      ;
;   -- DQ                       ; 0                          ; 0 / 288     ; 0 / 468      ; 0 / 468      ; 0 / 468      ; 0 / 624      ;
;   -- DQS                      ; 0                          ; 0 / 96      ; 0 / 156      ; 0 / 156      ; 0 / 156      ; 0 / 208      ;
; Memory                        ;                            ;             ;              ;              ;              ;              ;
;   -- M144K Blocks             ; 0                          ; 0 / 24      ; 0 / 36       ; 0 / 36       ; 0 / 64       ; 0 / 64       ;
;   -- M9K Blocks               ; 10                         ; 10 / 660    ; 10 / 936     ; 10 / 936     ; 10 / 1280    ; 10 / 1280    ;
; PLLs                          ;                            ;             ;              ;              ;              ;              ;
;   -- Enhanced                 ; 0                          ; 0 / 2       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
;   -- Fast                     ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4        ;
; DLLs                          ; 0                          ; 0 / 4       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
; SERDES                        ;                            ;             ;              ;              ;              ;              ;
;   -- RX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
;   -- TX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
; Configuration                 ;                            ;             ;              ;              ;              ;              ;
;   -- CRC                      ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- ASMI                     ; 0                          ; 0 / 1       ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ;
;   -- Remote Update            ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- JTAG                     ; 1                          ; 1 / 1       ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ;
;  Impedance Control Block      ; 0                          ; 0 / 6       ; 0 / 6        ; 0 / 6        ; 0 / 6        ; 0 / 8        ;
;  Clock Network                ;                            ;             ;              ;              ;              ;              ;
;   -- Global Clocks            ; 5                          ; 5 / 16      ; 5 / 16       ; 5 / 16       ; 5 / 16       ; 5 / 16       ;
;   -- Quadrant Clocks          ; 0                          ; 0 / 88      ; 0 / 88       ; 0 / 88       ; 0 / 88       ; 0 / 88       ;
;   -- Periphery Clocks         ; 1                          ; 1 / 28      ; 1 / 44       ; 1 / 44       ; 1 / 88       ; 1 / 88       ;
; Transceiver                   ;                            ;             ;              ;              ;              ;              ;
;   -- Transmitter              ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 1                          ; 1 / 8       ; 1 / 24       ; 1 / 16       ; 1 / 24       ; 1 / 36       ;
;      -- PCS                   ; 1                          ; 1 / 8       ; 1 / 16       ; 1 / 16       ; 1 / 16       ; 1 / 24       ;
;   -- Receiver                 ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 1                          ; 1 / 8       ; 1 / 24       ; 1 / 16       ; 1 / 24       ; 1 / 36       ;
;      -- PCS                   ; 1                          ; 1 / 8       ; 1 / 16       ; 1 / 16       ; 1 / 16       ; 1 / 24       ;
; Hard IP blocks                ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ;
; ATX blocks                    ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4        ;
; CMU PLL blocks                ; 1                          ; 1 / 4       ; 1 / 8        ; 1 / 8        ; 1 / 8        ; 1 / 12       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Alan/Desktop/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; ALUTs Used                                                                        ; 571 / 182,400 ( < 1 % )                                                                                                                            ;
;     -- Combinational ALUTs                                                        ; 571 / 182,400 ( < 1 % )                                                                                                                            ;
;     -- Memory ALUTs                                                               ; 0 / 91,200 ( 0 % )                                                                                                                                 ;
;     -- LUT_REGs                                                                   ; 0 / 182,400 ( 0 % )                                                                                                                                ;
; Dedicated logic registers                                                         ; 1,280 / 182,400 ( < 1 % )                                                                                                                          ;
;                                                                                   ;                                                                                                                                                    ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                                                                                    ;
;     -- 7 input functions                                                          ; 8                                                                                                                                                  ;
;     -- 6 input functions                                                          ; 38                                                                                                                                                 ;
;     -- 5 input functions                                                          ; 74                                                                                                                                                 ;
;     -- 4 input functions                                                          ; 131                                                                                                                                                ;
;     -- <=3 input functions                                                        ; 320                                                                                                                                                ;
;                                                                                   ;                                                                                                                                                    ;
; Combinational ALUTs by mode                                                       ;                                                                                                                                                    ;
;     -- normal mode                                                                ; 441                                                                                                                                                ;
;     -- extended LUT mode                                                          ; 8                                                                                                                                                  ;
;     -- arithmetic mode                                                            ; 122                                                                                                                                                ;
;     -- shared arithmetic mode                                                     ; 0                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                    ;
; Logic utilization                                                                 ; 1,308 / 182,400 ( < 1 % )                                                                                                                          ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                                                                                ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1489                                                                                                                                               ;
;         -- Combinational with no register                                         ; 209                                                                                                                                                ;
;         -- Register only                                                          ; 918                                                                                                                                                ;
;         -- Combinational with a register                                          ; 362                                                                                                                                                ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -213                                                                                                                                               ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 32                                                                                                                                                 ;
;         -- Unavailable due to Memory LAB use                                      ; 0                                                                                                                                                  ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 7                                                                                                                                                  ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 8                                                                                                                                                  ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                                                                                                                                                  ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 17                                                                                                                                                 ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                    ;
; Total registers*                                                                  ; 1280                                                                                                                                               ;
;     -- Dedicated logic registers                                                  ; 1,280 / 182,400 ( < 1 % )                                                                                                                          ;
;     -- I/O registers                                                              ; 0 / 4,864 ( 0 % )                                                                                                                                  ;
;     -- LUT_REGs                                                                   ; 0                                                                                                                                                  ;
;                                                                                   ;                                                                                                                                                    ;
; ALMs:  partially or completely used                                               ; 771 / 91,200 ( < 1 % )                                                                                                                             ;
;                                                                                   ;                                                                                                                                                    ;
; Total LABs:  partially or completely used                                         ; 110 / 9,120 ( 1 % )                                                                                                                                ;
;     -- Logic LABs                                                                 ; 110 / 110 ( 100 % )                                                                                                                                ;
;     -- Memory LABs                                                                ; 0 / 110 ( 0 % )                                                                                                                                    ;
;                                                                                   ;                                                                                                                                                    ;
; User inserted logic elements                                                      ; 0                                                                                                                                                  ;
; Virtual pins                                                                      ; 0                                                                                                                                                  ;
; I/O pins                                                                          ; 28 / 888 ( 3 % )                                                                                                                                   ;
;     -- Clock pins                                                                 ; 2 / 28 ( 7 % )                                                                                                                                     ;
;     -- Dedicated input pins                                                       ; 6 / 60 ( 10 % )                                                                                                                                    ;
; Global signals                                                                    ; 6                                                                                                                                                  ;
; M9K blocks                                                                        ; 10 / 1,235 ( < 1 % )                                                                                                                               ;
; M144K blocks                                                                      ; 0 / 22 ( 0 % )                                                                                                                                     ;
; Total MLAB memory bits                                                            ; 0                                                                                                                                                  ;
; Total block memory bits                                                           ; 79,872 / 14,625,792 ( < 1 % )                                                                                                                      ;
; Total block memory implementation bits                                            ; 92,160 / 14,625,792 ( < 1 % )                                                                                                                      ;
; DSP block 18-bit elements                                                         ; 0 / 1,288 ( 0 % )                                                                                                                                  ;
; PLLs                                                                              ; 0 / 8 ( 0 % )                                                                                                                                      ;
; Global clocks                                                                     ; 5 / 16 ( 31 % )                                                                                                                                    ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                                                                                                                                     ;
; Periphery clocks                                                                  ; 1 / 88 ( 1 % )                                                                                                                                     ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )                                                                                                                                     ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )                                                                                                                                     ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                                                                                    ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                                                                                      ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                                                                                      ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                                                                                      ;
; GXB Receiver channel PCSs                                                         ; 1 / 24 ( 4 % )                                                                                                                                     ;
; GXB Receiver channel PMAs                                                         ; 1 / 36 ( 3 % )                                                                                                                                     ;
; GXB Transmitter channel PCSs                                                      ; 1 / 24 ( 4 % )                                                                                                                                     ;
; GXB Transmitter channel PMAs                                                      ; 1 / 36 ( 3 % )                                                                                                                                     ;
; HSSI CMU PLLs                                                                     ; 1 / 12 ( 8 % )                                                                                                                                     ;
; HSSI ATX PLLs                                                                     ; 0 / 2 ( 0 % )                                                                                                                                      ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                                                                                                                                      ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                                                                                                                                       ;
; Peak interconnect usage (total/H/V)                                               ; 3% / 3% / 2%                                                                                                                                       ;
;                                                                                   ;                                                                                                                                                    ;
; Programmable power technology low-power tiles                                     ; 5,943 / 5,978 ( 99 % )                                                                                                                             ;
;     -- low-power tiles that are used by the design                                ; 229 / 5,943 ( 4 % )                                                                                                                                ;
;     -- unused tiles (low-power)                                                   ; 5,714 / 5,943 ( 96 % )                                                                                                                             ;
; Programmable power technology high-speed tiles                                    ; 35 / 5,978 ( < 1 % )                                                                                                                               ;
;                                                                                   ;                                                                                                                                                    ;
; Programmable power technology low-power LAB tiles                                 ; 4,535 / 4,560 ( 99 % )                                                                                                                             ;
;     -- low-power LAB tiles that are used by the design                            ; 229 / 4,535 ( 5 % )                                                                                                                                ;
;     -- unused LAB tiles (low-power)                                               ; 4,306 / 4,535 ( 95 % )                                                                                                                             ;
; Programmable power technology high-speed LAB tiles                                ; 25 / 4,560 ( < 1 % )                                                                                                                               ;
;                                                                                   ;                                                                                                                                                    ;
; Maximum fan-out node                                                              ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_cent_unit0_dprioout                                                                       ;
; Maximum fan-out                                                                   ; 1880                                                                                                                                               ;
; Highest non-global fan-out signal                                                 ; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|FDR:lane_up_flop_i|Q ;
; Highest non-global fan-out                                                        ; 79                                                                                                                                                 ;
; Total fan-out                                                                     ; 6625                                                                                                                                               ;
; Average fan-out                                                                   ; 2.67                                                                                                                                               ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                                                         ; Top                    ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                    ; Low                            ; Low                            ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Logic utilization                                                                 ; 630 / 182400 ( < 1 % ) ; 117 / 182400 ( < 1 % ) ; 562 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 737                    ; 120                    ; 632                            ; 0                              ;
;         -- Combinational with no register                                         ; 59                     ; 47                     ; 103                            ; 0                              ;
;         -- Register only                                                          ; 405                    ; 53                     ; 460                            ; 0                              ;
;         -- Combinational with a register                                          ; 273                    ; 20                     ; 69                             ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -111                   ; -16                    ; -85                            ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 4                      ; 13                     ; 15                             ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ; 0                      ; 0                              ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 1                      ; 2                      ; 4                              ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3                      ; 0                      ; 5                              ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ; 0                      ; 0                              ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                      ; 11                     ; 6                              ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; ALUTs Used                                                                        ; 332 / 182400 ( < 1 % ) ; 67 / 182400 ( < 1 % )  ; 172 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- Combinational ALUTs                                                        ; 332 / 182400 ( < 1 % ) ; 67 / 182400 ( < 1 % )  ; 172 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- Memory ALUTs                                                               ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )              ; 0 / 91200 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )             ;
; Dedicated logic registers                                                         ; 678 / 182400 ( < 1 % ) ; 73 / 182400 ( < 1 % )  ; 529 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                        ;                                ;                                ;
;     -- 7 input functions                                                          ; 1                      ; 3                      ; 4                              ; 0                              ;
;     -- 6 input functions                                                          ; 24                     ; 6                      ; 8                              ; 0                              ;
;     -- 5 input functions                                                          ; 47                     ; 12                     ; 15                             ; 0                              ;
;     -- 4 input functions                                                          ; 100                    ; 9                      ; 22                             ; 0                              ;
;     -- <=3 input functions                                                        ; 160                    ; 37                     ; 123                            ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Combinational ALUTs by mode                                                       ;                        ;                        ;                                ;                                ;
;     -- normal mode                                                                ; 274                    ; 59                     ; 108                            ; 0                              ;
;     -- extended LUT mode                                                          ; 1                      ; 3                      ; 4                              ; 0                              ;
;     -- arithmetic mode                                                            ; 57                     ; 5                      ; 60                             ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Total registers                                                                   ; 678                    ; 73                     ; 529                            ; 0                              ;
;     -- Dedicated logic registers                                                  ; 678 / 182400 ( < 1 % ) ; 73 / 182400 ( < 1 % )  ; 529 / 182400 ( < 1 % )         ; 0 / 182400 ( 0 % )             ;
;     -- I/O registers                                                              ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Memory LAB cells by mode                                                          ;                        ;                        ;                                ;                                ;
;     -- 64-address deep                                                            ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- 32-address deep                                                            ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; ALMs:  partially or completely used                                               ; 378 / 91200 ( < 1 % )  ; 63 / 91200 ( < 1 % )   ; 330 / 91200 ( < 1 % )          ; 0 / 91200 ( 0 % )              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Total LABs:  partially or completely used                                         ; 60 / 9120 ( < 1 % )    ; 10 / 9120 ( < 1 % )    ; 51 / 9120 ( < 1 % )            ; 0 / 9120 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 60                     ; 10                     ; 51                             ; 0                              ;
;     -- Memory LABs                                                                ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Virtual pins                                                                      ; 0                      ; 0                      ; 0                              ; 0                              ;
; I/O pins                                                                          ; 28                     ; 0                      ; 0                              ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )               ;
; Total block memory bits                                                           ; 0                      ; 0                      ; 79872                          ; 0                              ;
; Total block memory implementation bits                                            ; 0                      ; 0                      ; 92160                          ; 0                              ;
; JTAG                                                                              ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; GXB PLL                                                                           ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 2 / 38 ( 5 % )                 ;
; M9K block                                                                         ; 0 / 1235 ( 0 % )       ; 0 / 1235 ( 0 % )       ; 10 / 1235 ( < 1 % )            ; 0 / 1235 ( 0 % )               ;
; Clock enable block                                                                ; 3 / 216 ( 1 % )        ; 0 / 216 ( 0 % )        ; 1 / 216 ( < 1 % )              ; 2 / 216 ( < 1 % )              ;
; GXB Central control unit                                                          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )                  ; 1 / 8 ( 12 % )                 ;
; Calibration block                                                                 ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; GXB Receiver channel PCS                                                          ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 1 / 24 ( 4 % )                 ;
; GXB Receiver channel PMA                                                          ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 1 / 36 ( 2 % )                 ;
; GXB Transmitter channel PCS                                                       ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )         ; 0 / 24 ( 0 % )                 ; 1 / 24 ( 4 % )                 ;
; GXB Transmitter channel PMA                                                       ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )         ; 0 / 36 ( 0 % )                 ; 1 / 36 ( 2 % )                 ;
; GXB clock divider                                                                 ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )         ; 0 / 38 ( 0 % )                 ; 1 / 38 ( 2 % )                 ;
; GXB refclk pre-divider                                                            ; 1 / 12 ( 8 % )         ; 0 / 12 ( 0 % )         ; 0 / 12 ( 0 % )                 ; 0 / 12 ( 0 % )                 ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Connections                                                                       ;                        ;                        ;                                ;                                ;
;     -- Input Connections                                                          ; 769                    ; 110                    ; 692                            ; 29                             ;
;     -- Registered Input Connections                                               ; 694                    ; 81                     ; 564                            ; 0                              ;
;     -- Output Connections                                                         ; 351                    ; 108                    ; 1                              ; 1140                           ;
;     -- Registered Output Connections                                              ; 40                     ; 108                    ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Internal Connections                                                              ;                        ;                        ;                                ;                                ;
;     -- Total Connections                                                          ; 3567                   ; 646                    ; 2951                           ; 4968                           ;
;     -- Registered Connections                                                     ; 2200                   ; 486                    ; 1644                           ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; External Connections                                                              ;                        ;                        ;                                ;                                ;
;     -- Top                                                                        ; 0                      ; 102                    ; 221                            ; 797                            ;
;     -- sld_hub:auto_hub                                                           ; 102                    ; 16                     ; 100                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0                                             ; 221                    ; 100                    ; 0                              ; 372                            ;
;     -- hard_block:auto_generated_inst                                             ; 797                    ; 0                      ; 372                            ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Partition Interface                                                               ;                        ;                        ;                                ;                                ;
;     -- Input Ports                                                                ; 11                     ; 18                     ; 97                             ; 28                             ;
;     -- Output Ports                                                               ; 59                     ; 36                     ; 50                             ; 68                             ;
;     -- Bidir Ports                                                                ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Registered Ports                                                                  ;                        ;                        ;                                ;                                ;
;     -- Registered Input Ports                                                     ; 0                      ; 3                      ; 15                             ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                      ; 27                     ; 1                              ; 0                              ;
;                                                                                   ;                        ;                        ;                                ;                                ;
; Port Connectivity                                                                 ;                        ;                        ;                                ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 1                      ; 0                              ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                      ; 0                      ; 35                             ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 1                      ; 40                             ; 3                              ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 14                     ; 41                             ; 13                             ;
+-----------------------------------------------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+
; GTXQ4       ; G38   ; QL2      ; 0            ; 72           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; OCT 100 Ohms ; --                        ; User                 ;
; GTXQ4(n)    ; G39   ; QL2      ; 0            ; 72           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; OCT 100 Ohms ; --                        ; User                 ;
; GT_RESET_IN ; AR28  ; 3A       ; 19           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; GXB_DOWN    ; AT28  ; 3A       ; 21           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; INIT_CLK    ; AR22  ; 3C       ; 53           ; 0            ; 0            ; 6                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; RESET       ; AP28  ; 3A       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; User                 ;
; RXN         ; AP10  ; 5A       ; 119          ; 11           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off          ; --                        ; Fitter               ;
; RXP         ; AE38  ; QL1      ; 0            ; 35           ; 145          ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
; RXP(n)      ; AE39  ; QL1      ; 0            ; 35           ; 147          ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.4-V PCML   ; OCT 100 Ohms ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; CHANNEL_UP   ; AN30  ; 2A       ; 0            ; 17           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DIS_RX_CLK   ; L20   ; 8C       ; 50           ; 96           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DIS_TX_CLK   ; M20   ; 8C       ; 50           ; 96           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; DIS_USER_CLK ; AN35  ; 2C       ; 0            ; 31           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[0] ; AJ25  ; 3A       ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[1] ; AE28  ; 2C       ; 0            ; 32           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[2] ; AH33  ; 2C       ; 0            ; 32           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[3] ; AL34  ; 2C       ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[4] ; AD29  ; 2C       ; 0            ; 34           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[5] ; AD28  ; 2C       ; 0            ; 34           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[6] ; AW34  ; 3A       ; 10           ; 0            ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ERR_COUNT[7] ; L26   ; 8A       ; 7            ; 96           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FRAME_ERR    ; AB28  ; 2C       ; 0            ; 39           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HARD_ERR     ; A29   ; 8A       ; 18           ; 96           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LANE_UP      ; AP30  ; 2A       ; 0            ; 17           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; SOFT_ERR     ; AL35  ; 2C       ; 0            ; 34           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; TXN          ; M6    ; 6C       ; 119          ; 64           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; TXP          ; AD36  ; QL1      ; 0            ; 35           ; 141          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; TXP(n)       ; AD37  ; QL1      ; 0            ; 35           ; 143          ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.4-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                 ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As         ; User Signal Name      ; Pin Type                  ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+
; J29      ; TDI                                        ; -                   ; altera_reserved_tdi   ; JTAG Pin                  ;
; N27      ; TMS                                        ; -                   ; altera_reserved_tms   ; JTAG Pin                  ;
; A32      ; TRST                                       ; -                   ; altera_reserved_ntrst ; JTAG Pin                  ;
; G30      ; TCK                                        ; -                   ; altera_reserved_tck   ; JTAG Pin                  ;
; F30      ; TDO                                        ; -                   ; altera_reserved_tdo   ; JTAG Pin                  ;
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0 ; As input tri-stated ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                    ; -                   ; -                     ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                    ; -                   ; -                     ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                  ; -                   ; -                     ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                     ; -                   ; -                     ; Dedicated Programming Pin ;
; AN29     ; nCE                                        ; -                   ; -                     ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                 ; -                   ; -                     ; Dedicated Programming Pin ;
; AT11     ; nCEO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AR11     ; DCLK                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AP11     ; nCSO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; AN11     ; ASDO                                       ; -                   ; -                     ; Dedicated Programming Pin ;
; A8       ; MSEL2                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; H11      ; MSEL1                                      ; -                   ; -                     ; Dedicated Programming Pin ;
; J11      ; MSEL0                                      ; -                   ; -                     ; Dedicated Programming Pin ;
+----------+--------------------------------------------+---------------------+-----------------------+---------------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; 1A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 1C       ; 1 / 42 ( 2 % )  ; 2.5V          ; --           ; 2.5V          ;
; 2C       ; 8 / 42 ( 19 % ) ; 2.5V          ; --           ; 2.5V          ;
; 2A       ; 2 / 48 ( 4 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 5 / 40 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 48 ( 2 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5C       ; 0 / 42 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6C       ; 1 / 42 ( 2 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 2 / 32 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 40 ( 5 % )  ; 2.5V          ; --           ; 2.5V          ;
; QL11     ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; QL2      ; 2 / 24 ( 8 % )  ; --            ; --           ; --            ;
; QL1      ; 4 / 24 ( 17 % ) ; --            ; --           ; --            ;
; QL0      ; 0 / 24 ( 0 % )  ; --            ; --           ; --            ;
; QL10     ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; QR10     ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; QR0      ; 0 / 24 ( 0 % )  ; --            ; --           ; --            ;
; QR1      ; 0 / 24 ( 0 % )  ; --            ; --           ; --            ;
; QR2      ; 0 / 24 ( 0 % )  ; --            ; --           ; --            ;
; QR11     ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
+----------+-----------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 652        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A19      ; 662        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A20      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 665        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A22      ; 667        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A23      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 679        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 727        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 726        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 735        ; 8A       ; HARD_ERR                        ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 733        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 884        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 885        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 478        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 93         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 806        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 807        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 882        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 883        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 477        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 462        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 463        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 464        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB12     ; 467        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB13     ; 468        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 108        ; 2C       ; FRAME_ERR                       ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 94         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 808        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB37     ; 809        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 880        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 881        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 475        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 476        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 461        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 472        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 95         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 96         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 810        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC39     ; 811        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 878        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 879        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 119        ; 2C       ; ERR_COUNT[5]                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AD29     ; 120        ; 2C       ; ERR_COUNT[4]                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AD30     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 812        ; QL1      ; TXP                             ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AD37     ; 813        ; QL1      ; TXP(n)                          ; output ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 876        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 877        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AE10     ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 302        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 123        ; 2C       ; ERR_COUNT[1]                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AE29     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 814        ; QL1      ; RXP                             ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AE39     ; 815        ; QL1      ; RXP(n)                          ; input  ; 1.4-V PCML   ;                ; --         ; Y               ; no       ; Off          ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 874        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 875        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF36     ; 816        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF37     ; 817        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 872        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 873        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 469        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG6      ; 470        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG7      ; 459        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG8      ; 460        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG9      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 99         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG35     ; 100        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 818        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG39     ; 819        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 870        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 871        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 465        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 466        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH8      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 424        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH11     ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 122        ; 2C       ; ERR_COUNT[2]                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AH34     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 820        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH37     ; 821        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 868        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 869        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 201        ; 3A       ; ERR_COUNT[0]                    ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; AJ26     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 822        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ39     ; 823        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 866        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 867        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 454        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK7      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK23     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 824        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 825        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 864        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 865        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL8      ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 117        ; 2C       ; ERR_COUNT[3]                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AL35     ; 118        ; 2C       ; SOFT_ERR                        ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 826        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 827        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 862        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 863        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 828        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 829        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 860        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 861        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 161        ; 2A       ; CHANNEL_UP                      ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AN31     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 126        ; 2C       ; DIS_USER_CLK                    ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 830        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN39     ; 831        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 858        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 859        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 391        ; 5A       ; RXN                             ; input  ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AP11     ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 293        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP21     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 221        ; 3A       ; RESET                           ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AP29     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 162        ; 2A       ; LANE_UP                         ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 832        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP37     ; 833        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 856        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 857        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 384        ; 1A       ; ^DCLK                           ; bidir  ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 285        ; 3C       ; INIT_CLK                        ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AR23     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 220        ; 3A       ; GT_RESET_IN                     ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 834        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR39     ; 835        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 854        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 855        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 225        ; 3A       ; GXB_DOWN                        ; input  ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AT29     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 836        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT37     ; 837        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 852        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 853        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU22     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 224        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 838        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU39     ; 839        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 288        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV20     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 283        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV23     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV35     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW18     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 286        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW21     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW25     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 202        ; 3A       ; ERR_COUNT[6]                    ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; AW35     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 922        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 923        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 663        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 666        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B23      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 731        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 734        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 732        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 768        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 769        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 920        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 921        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 556        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C7       ; 544        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 548        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C9       ; 552        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C10      ; 560        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C11      ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C22      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 728        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 730        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 736        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 737        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C35      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 770        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 771        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 918        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 919        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 555        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 543        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D8       ; 547        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D9       ; 551        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D10      ; 559        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 729        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 740        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 743        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D34      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D35      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 772        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 773        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 916        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 917        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 739        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 742        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 774        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 775        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 914        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 915        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 528        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 635        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 723        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 741        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 738        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; F31      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F35      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 776        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 777        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 912        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 913        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 566        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 722        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 744        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 747        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 749        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; G31      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 778        ; QL2      ; GTXQ4                           ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G39      ; 779        ; QL2      ; GTXQ4(n)                        ; input  ; LVDS         ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 910        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 911        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 525        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 565        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H11      ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 745        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 746        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H35      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 780        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 781        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 908        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 909        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 516        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 515        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 518        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 550        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 546        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 562        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J11      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 699        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 701        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 748        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 755        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J34      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J35      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 782        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 783        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 906        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 907        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 512        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 511        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 549        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 545        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K10      ; 561        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; K12      ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 698        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 751        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 754        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 753        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K35      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K36      ; 784        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 785        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 904        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 905        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 504        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 514        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 513        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L11      ; 554        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 655        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L20      ; 673        ; 8C       ; DIS_RX_CLK                      ; output ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 752        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 750        ; 8A       ; ERR_COUNT[7]                    ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L35      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 786        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 787        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 902        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 903        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 503        ; 6C       ; TXN                             ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 509        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M11      ; 553        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 558        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M13      ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M19      ; 654        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M20      ; 672        ; 8C       ; DIS_TX_CLK                      ; output ; 2.5 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; M21      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 705        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 700        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 756        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 761        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 25         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M31      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M32      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M33      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M36      ; 788        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 789        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 900        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 901        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 500        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 499        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 508        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 507        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 538        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N11      ; 537        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N12      ; 557        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N13      ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 704        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; N28      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 26         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N31      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N34      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N35      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 790        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 791        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 898        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 899        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 496        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 530        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P14      ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 724        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 760        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 49         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 792        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P37      ; 793        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 896        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 897        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 492        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 491        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 495        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 505        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 502        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R11      ; 534        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R12      ; 533        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R13      ; 529        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R14      ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 708        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 725        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 50         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 66         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 794        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R39      ; 795        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 894        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 895        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 490        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 522        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T13      ; 521        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T31      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 796        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T37      ; 797        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 892        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 893        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 488        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 489        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 798        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U39      ; 799        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 890        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 891        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 487        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 494        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V10      ; 493        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V11      ; 486        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V12      ; 485        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 69         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V30      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V31      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 88         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 800        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 801        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 888        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 889        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 480        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 479        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W7       ; 484        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 483        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 70         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W33      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W35      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 802        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 803        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 886        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 887        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 804        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 805        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------+
; GXB Receiver Summary                                                                                                                 ;
+-----------+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; Name      ; CRU Input Clock Frequency ; REFCLK Divider ; Base Data Rate ; Effective Data Rate ; Receiver Channel Location            ;
+-----------+---------------------------+----------------+----------------+---------------------+--------------------------------------+
; RXP~input ; 156.25 MHz                ; Disabled       ; 3125.0 Mbps    ; 3125.0 Mbps         ; RXPMA_X0_Y35_N137, RXPCS_X0_Y35_N139 ;
+-----------+---------------------------+----------------+----------------+---------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; GXB Receiver Channel                                                                               ;
+---------------------------------+------------------------------------------------------------------+
; Name                            ; RXP~input                                                        ;
+---------------------------------+------------------------------------------------------------------+
; Protocol                        ; basic                                                            ;
; Channel Number                  ; 0                                                                ;
; Logical Channel Number          ; 0                                                                ;
; Channel Width                   ; 16                                                               ;
; Base Data Rate                  ; 3125.0 Mbps                                                      ;
; Effective Data Rate             ; 3125.0 Mbps                                                      ;
; Run Length                      ; 40                                                               ;
; Rate Matcher                    ; Disabled                                                         ;
; Word Aligner Mode               ; Enapatternalign                                                  ;
; Word Alignment Pattern          ; 0101111100                                                       ;
; Bad Pattern Count for Sync Loss ;                                                                  ;
; Patterns to Reduce Error Count  ;                                                                  ;
; Number of Patterns Until Sync   ;                                                                  ;
; PPM Selection                   ; 32                                                               ;
; Low Latency PCS Mode Enable     ; Off                                                              ;
; 8B10B Mode                      ; normal                                                           ;
; Byte Deserializer               ; On                                                               ;
; Deserialization Factor          ; 10                                                               ;
; CRU Multiplication Factor       ; 10                                                               ;
; CRU VCO Post-Scale Divider      ; 2                                                                ;
; Multiply By                     ; 10                                                               ;
; Divide By                       ; 1                                                                ;
; CRU Input Clock Frequency       ; 156.25 MHz                                                       ;
; REFCLK Divider                  ; Disabled                                                         ;
; Byte Ordering Mode              ; none                                                             ;
; Receiver Channel Location       ; RXPMA_X0_Y35_N137, RXPCS_X0_Y35_N139                             ;
; CMU Location                    ; CMU_X0_Y41_N139                                                  ;
; PCIE HIP Enable                 ; Off                                                              ;
; Channel Bonding                 ; none                                                             ;
; Equalizer Control               ; 0                                                                ;
; Equalizer DC Gain               ; 0                                                                ;
; Adaptive Equalization Mode      ; none                                                             ;
; Max Gradient Control            ; 0                                                                ;
; Core Clock Frequency            ; 156.25 MHz                                                       ;
; Core Clock Source               ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|receive_pcs0 ;
; VCCA                            ; 2.5V                                                             ;
; VCM                             ; 0.82V                                                            ;
; PLL Bandwidth Type              ; Medium                                                           ;
; PLL Name                        ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_cdr_pll0  ;
; PLL Type                        ; RX CDR                                                           ;
; PLL Location                    ; HSSIPLL_X0_Y35_N135                                              ;
; Quad Location                   ; QUAD_X0_Y35_N135                                                 ;
; In Clock Frequency              ; 156.25 MHz                                                       ;
; Output Clock Frequency          ; 1562.5 MHz                                                       ;
; PFD Feedback Source             ; internal                                                         ;
+---------------------------------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; GXB Transmitter Summary                                                                  ;
+------------+----------------+---------------------+--------------------------------------+
; Name       ; Base Data Rate ; Effective Data Rate ; Transmitter Channel Location         ;
+------------+----------------+---------------------+--------------------------------------+
; TXP~output ; 3125.0 Mbps    ; 3125.0 Mbps         ; TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140 ;
+------------+----------------+---------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; GXB Transmitter Channel                                                                          ;
+------------------------------+-------------------------------------------------------------------+
; Name                         ; TXP~output                                                        ;
+------------------------------+-------------------------------------------------------------------+
; Channel Number               ; 0                                                                 ;
; Logical Channel Number       ; 0                                                                 ;
; Channel Width                ; 16                                                                ;
; Base Data Rate               ; 3125.0 Mbps                                                       ;
; Effective Data Rate          ; 3125.0 Mbps                                                       ;
; Transmit Protocol            ; basic                                                             ;
; Voltage Output Differential  ; 3                                                                 ;
; 8B10B Mode                   ; normal                                                            ;
; Byte Serializer              ; On                                                                ;
; Serialization Factor         ; 10                                                                ;
; PLL Post Divider             ; 1                                                                 ;
; Transmitter Channel Location ; TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140                              ;
; CMU Location                 ; CMU_X0_Y41_N139                                                   ;
; PCIE HIP Enable              ; Off                                                               ;
; Channel Bonding              ; none                                                              ;
; Polarity Inversion           ; Off                                                               ;
; Symbol Swap                  ; Off                                                               ;
; Bit Reversal                 ; Off                                                               ;
; Preemphasis Pre Tap          ; 0                                                                 ;
; Preemphasis First Post Tap   ; 0                                                                 ;
; Preemphasis Second Post Tap  ; 0                                                                 ;
; Core Clock Frequency         ; 156.25 MHz                                                        ;
; Core Clock Source            ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pcs0 ;
; VCCA                         ; 2.5V                                                              ;
; VCCEHT                       ; 1.4V                                                              ;
; VCM                          ; 0.65V                                                             ;
+------------------------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Transmitter PLL                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+
; Name                                                        ; Output Clock Frequency ; In Clock Frequency ; Base Data Rate ; Multiply By ; Divide By ; CRU VCO Post-Scale Divider ; PLL Type ; PLL Bandwidth Type ; PLL Location        ; Quad Location    ; PFD Feedback Source ;
+-------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_pll0 ; 1562.5 MHz             ; 156.25 MHz         ; 3125.0 Mbps    ; 10          ; 1         ; 2                          ; CMU      ; Medium             ; HSSIPLL_X0_Y41_N135 ; QUAD_X0_Y35_N135 ; internal            ;
+-------------------------------------------------------------+------------------------+--------------------+----------------+-------------+-----------+----------------------------+----------+--------------------+---------------------+------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB Core Clock Summary                                                                                                                                   ;
+-------------------+-------------------------------------------------------------------+------------------------------------------------------------------+
; Core Clock Source ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pcs0 ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|receive_pcs0 ;
+-------------------+-------------------------------------------------------------------+------------------------------------------------------------------+
; Destination 1     ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pcs0 ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|receive_pcs0 ;
+-------------------+-------------------------------------------------------------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GXB PLL to Transmitter Skew                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------+----------+---------------------------+---------------------+-------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; Source PLL                                                  ; PLL Type ; PLL Quad Location         ; PLL Location        ; Destination Transmitter Channel                                   ; Transmitter Channel Quad Location ; Transmitter Channel Location               ; Transmitter Pin Assignment ; Delay ; Delay (UI) ;
+-------------------------------------------------------------+----------+---------------------------+---------------------+-------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_pll0 ; CMU      ; GXB_L1 (QUAD_X0_Y35_N135) ; HSSIPLL_X0_Y41_N135 ; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pma0 ; GXB_L1 (QUAD_X0_Y35_N135)         ; CH0 (TXPMA_X0_Y35_N138, TXPCS_X0_Y35_N140) ; AD36                       ; 44 ps ; 0.14       ;
+-------------------------------------------------------------+----------+---------------------------+---------------------+-------------------------------------------------------------------+-----------------------------------+--------------------------------------------+----------------------------+-------+------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; HCSL                             ; 0 pF  ; Not Available                      ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                            ; Library Name ;
;                                                                                                      ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |aurora_8b10b_v5_2_example_design                                                                    ; 571 (4)             ; 0 (0)        ; 0 (0)    ; 771 (12)  ; 1280 (15)                 ; 0 (0)         ; 79872             ; 10   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 28   ; 0            ; 209 (1)                        ; 918 (12)           ; 362 (3)                       ; |aurora_8b10b_v5_2_example_design                                                                                                                                                                                                                                                                                              ;              ;
;    |aurora_8b10b_v5_2:aurora_module_i|                                                               ; 193 (0)             ; 0 (0)        ; 0 (0)    ; 262 (0)   ; 463 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 28 (0)                         ; 297 (0)            ; 166 (0)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i                                                                                                                                                                                                                                                            ;              ;
;       |MGT_alt4gxb:MGT_0|                                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0                                                                                                                                                                                                                                          ;              ;
;       |aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|                                                ; 132 (0)             ; 0 (0)        ; 0 (0)    ; 142 (0)   ; 225 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 23 (0)                         ; 116 (0)            ; 109 (0)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i                                                                                                                                                                                                              ;              ;
;          |aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|                                                 ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 10 (10)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i                                                                                                                                                                    ;              ;
;          |aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|                                             ; 36 (35)             ; 0 (0)        ; 0 (0)    ; 46 (46)   ; 75 (74)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 50 (50)            ; 29 (28)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i                                                                                                                                                                ;              ;
;             |FDR:lane_up_flop_i|                                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|FDR:lane_up_flop_i                                                                                                                                             ;              ;
;          |aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|                                                       ; 44 (44)             ; 0 (0)        ; 0 (0)    ; 56 (56)   ; 89 (89)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 50 (50)            ; 39 (39)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i                                                                                                                                                                          ;              ;
;          |aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|                                                       ; 38 (38)             ; 0 (0)        ; 0 (0)    ; 36 (36)   ; 50 (50)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 15 (15)            ; 35 (35)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i                                                                                                                                                                          ;              ;
;       |aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|                                                ; 37 (0)              ; 0 (0)        ; 0 (0)    ; 72 (0)    ; 131 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 96 (0)             ; 35 (0)                        ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i                                                                                                                                                                                                              ;              ;
;          |aurora_8b10b_v5_2_CHANNEL_ERR_DETECT:channel_err_detect_i|                                 ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 2 (2)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_ERR_DETECT:channel_err_detect_i                                                                                                                                                    ;              ;
;          |aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|                                       ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 42 (41)   ; 76 (75)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 57 (57)            ; 20 (20)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i                                                                                                                                                          ;              ;
;             |FD:reset_lanes_flop_i|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|FD:reset_lanes_flop_i                                                                                                                                    ;              ;
;          |aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|                                     ; 14 (11)             ; 0 (0)        ; 0 (0)    ; 27 (4)    ; 50 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 36 (5)             ; 14 (11)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i                                                                                                                                                        ;              ;
;             |FD:gen_a_flop_0_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_a_flop_0_i                                                                                                                                      ;              ;
;             |FD:gen_k_flop_0_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_k_flop_0_i                                                                                                                                      ;              ;
;             |FD:gen_k_flop_1_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_k_flop_1_i                                                                                                                                      ;              ;
;             |FD:gen_r_flop_0_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_r_flop_0_i                                                                                                                                      ;              ;
;             |FD:gen_r_flop_1_i|                                                                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_r_flop_1_i                                                                                                                                      ;              ;
;             |FD:gen_v_flop_0_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_v_flop_0_i                                                                                                                                      ;              ;
;             |FD:gen_v_flop_1_i|                                                                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FD:gen_v_flop_1_i                                                                                                                                      ;              ;
;             |FDR:lfsr_last_flop_i|                                                                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FDR:lfsr_last_flop_i                                                                                                                                   ;              ;
;             |FDR:lfsr_taps_i|                                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FDR:lfsr_taps_i                                                                                                                                        ;              ;
;             |SRL16:ver_counter_0_i|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)     ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_0_i                                                                                                                                  ;              ;
;                |LPMSHIFTREG16:lpm_shiftreg16|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)     ; 16 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_0_i|LPMSHIFTREG16:lpm_shiftreg16                                                                                                     ;              ;
;                   |lpm_shiftreg:lpm_shiftreg_component|                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_0_i|LPMSHIFTREG16:lpm_shiftreg16|lpm_shiftreg:lpm_shiftreg_component                                                                 ;              ;
;             |SRL16:ver_counter_1_i|                                                                  ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)     ; 15 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_1_i                                                                                                                                  ;              ;
;                |LPMSHIFTREG16:lpm_shiftreg16|                                                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)     ; 15 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_1_i|LPMSHIFTREG16:lpm_shiftreg16                                                                                                     ;              ;
;                   |lpm_shiftreg:lpm_shiftreg_component|                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_1_i|LPMSHIFTREG16:lpm_shiftreg16|lpm_shiftreg:lpm_shiftreg_component                                                                 ;              ;
;       |aurora_8b10b_v5_2_RX_LL:rx_ll_i|                                                              ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 32 (0)    ; 41 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 33 (0)             ; 8 (0)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i                                                                                                                                                                                                                            ;              ;
;          |aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|                                 ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 32 (32)   ; 41 (41)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 33 (33)            ; 8 (8)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i                                                                                                                                                                  ;              ;
;       |aurora_8b10b_v5_2_TX_LL:tx_ll_i|                                                              ; 15 (0)              ; 0 (0)        ; 0 (0)    ; 45 (0)    ; 66 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 52 (0)             ; 14 (0)                        ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i                                                                                                                                                                                                                            ;              ;
;          |aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|                                           ; 12 (10)             ; 0 (0)        ; 0 (0)    ; 9 (8)     ; 14 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 3 (3)              ; 11 (9)                        ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i                                                                                                                                                                            ;              ;
;             |FDR:gen_cc_flop_0_i|                                                                    ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|FDR:gen_cc_flop_0_i                                                                                                                                                        ;              ;
;          |aurora_8b10b_v5_2_TX_LL_DATAPATH:tx_ll_datapath_i|                                         ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 37 (37)   ; 52 (52)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 49 (49)            ; 3 (3)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_DATAPATH:tx_ll_datapath_i                                                                                                                                                                          ;              ;
;    |aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|                                                     ; 54 (54)             ; 0 (0)        ; 0 (0)    ; 36 (36)   ; 58 (58)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 11 (11)            ; 47 (47)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i                                                                                                                                                                                                                                                  ;              ;
;    |aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|                                                         ; 67 (67)             ; 0 (0)        ; 0 (0)    ; 50 (50)   ; 60 (60)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 22 (22)                        ; 16 (16)            ; 45 (45)                       ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i                                                                                                                                                                                                                                                      ;              ;
;    |aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|                                                     ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 5 (5)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i                                                                                                                                                                                                                                                  ;              ;
;    |aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|                                       ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 36 (36)   ; 71 (71)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 63 (63)            ; 8 (8)                         ; |aurora_8b10b_v5_2_example_design|aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i                                                                                                                                                                                                                                    ;              ;
;    |sld_hub:auto_hub|                                                                                ; 67 (34)             ; 0 (0)        ; 0 (0)    ; 63 (32)   ; 73 (45)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 47 (22)                        ; 53 (35)            ; 20 (12)                       ; |aurora_8b10b_v5_2_example_design|sld_hub:auto_hub                                                                                                                                                                                                                                                                             ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 4 (4)              ; 8 (8)                         ; |aurora_8b10b_v5_2_example_design|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                     ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 21 (21)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 14 (14)            ; 5 (5)                         ; |aurora_8b10b_v5_2_example_design|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                   ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 172 (1)             ; 0 (0)        ; 0 (0)    ; 330 (1)   ; 529 (0)                   ; 0 (0)         ; 79872             ; 10   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 103 (1)                        ; 460 (0)            ; 69 (0)                        ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                               ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 171 (17)            ; 0 (0)        ; 0 (0)    ; 329 (124) ; 529 (230)                 ; 0 (0)         ; 79872             ; 10   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 102 (9)                        ; 460 (222)          ; 69 (8)                        ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                         ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 39 (38)   ; 70 (70)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 70 (70)            ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                          ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                      ;              ;
;                |decode_asf:auto_generated|                                                           ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated                                                                                                            ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 79872             ; 10   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ;              ;
;             |altsyncram_6p14:auto_generated|                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 79872             ; 10   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated                                                                                                                                          ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 18 (18)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 16 (16)            ; 2 (2)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 80 (80)             ; 0 (0)        ; 0 (0)    ; 59 (59)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (27)                        ; 22 (22)            ; 53 (53)                       ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ;              ;
;          |sld_ela_control:ela_control|                                                               ; 3 (1)               ; 0 (0)        ; 0 (0)    ; 13 (1)    ; 21 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 4 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 6 (1)     ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 2 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 41 (10)             ; 0 (0)        ; 0 (0)    ; 77 (4)    ; 108 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 39 (9)                         ; 107 (0)            ; 2 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)     ; 6 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 6 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ;              ;
;                |cntr_sdi:auto_generated|                                                             ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 6 (6)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 6 (6)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated                                                      ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)    ; 11 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 11 (0)             ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ;              ;
;                |cntr_d6j:auto_generated|                                                             ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 11 (11)            ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated                                                                               ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 5 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ;              ;
;                |cntr_bdi:auto_generated|                                                             ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 5 (5)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated                                                                     ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 1 (0)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ;              ;
;                |cntr_vvi:auto_generated|                                                             ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 1 (1)              ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated                                                                        ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 20 (20)   ; 39 (39)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 38 (38)            ; 1 (1)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 23 (23)            ; 0 (0)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 6 (6)              ; 2 (2)                         ; |aurora_8b10b_v5_2_example_design|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                         ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; Name         ; Pin Type ; D1 ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5         ; D5 Fine Delay Chain ; D6         ; D6 Fine Delay Chain ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; DIS_USER_CLK ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DIS_TX_CLK   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; DIS_RX_CLK   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; HARD_ERR     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SOFT_ERR     ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; FRAME_ERR    ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[7] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[6] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[5] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[4] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[3] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[2] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[1] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ERR_COUNT[0] ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LANE_UP      ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; CHANNEL_UP   ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; RXN          ; Input    ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; TXP          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; TXN          ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; GXB_DOWN     ; Input    ; -- ; --                  ; (0) 343 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; RXP          ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; GTXQ4        ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; INIT_CLK     ; Input    ; -- ; --                  ; (0) 343 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; RESET        ; Input    ; -- ; --                  ; (0) 343 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; GT_RESET_IN  ; Input    ; -- ; --                  ; (0) 343 ps ; (7) 2828 ps ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; TXP(n)       ; Output   ; -- ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; RXP(n)       ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; GTXQ4(n)     ; Input    ; -- ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
+--------------+----------+----+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; RXN                                                                       ;                   ;         ;
; GXB_DOWN                                                                  ;                   ;         ;
;      - aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0     ; 0                 ; 7       ;
;      - aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0     ; 0                 ; 7       ;
; RXP                                                                       ;                   ;         ;
; GTXQ4                                                                     ;                   ;         ;
; INIT_CLK                                                                  ;                   ;         ;
; RESET                                                                     ;                   ;         ;
;      - aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|reset_debounce_r[0]    ; 1                 ; 7       ;
; GT_RESET_IN                                                               ;                   ;         ;
;      - aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|debounce_gt_rst_r[0]~0 ; 0                 ; 7       ;
; RXP(n)                                                                    ;                   ;         ;
; GTXQ4(n)                                                                  ;                   ;         ;
+---------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location                  ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; GTXQ4                                                                                                                                                                                                                                               ; PIN_G38                   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GTXQ4~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                 ; REFCLKDIVIDER_X0_Y72_N149 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INIT_CLK                                                                                                                                                                                                                                            ; PIN_AR22                  ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125          ; 270     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125          ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|pllreset_in[0]                                                                                                                                                                                  ; CMU_X0_Y41_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_rxcruresetout[0]                                                                                                                                                                             ; CMU_X0_Y41_N139           ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]                                                                                                                                                                                ; TXPCS_X0_Y35_N140         ; 1027    ; Clock                      ; yes    ; Periphery Clock      ; PCLK27           ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|count_r[1]~1                                                                                                              ; MLABCELL_X15_Y36_N34      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|FDR:lane_up_flop_i|Q                                                                                                  ; FF_X16_Y36_N7             ; 79      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_10~0                                                                                                          ; LABCELL_X16_Y36_N28       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_11~0                                                                                                          ; MLABCELL_X17_Y36_N20      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_9~0                                                                                                           ; MLABCELL_X17_Y34_N34      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r                                                                                                         ; FF_X15_Y36_N25            ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r                                                                                                                  ; FF_X16_Y37_N23            ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[0]~24                                                                                                            ; LABCELL_X16_Y35_N4        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~4                                                                                                            ; LABCELL_X16_Y34_N10       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_sp_data_r[1]                                                                                                                ; FF_X15_Y36_N33            ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|CHANNEL_UP_Buffer                                                                                               ; FF_X14_Y33_N9             ; 39      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_0~0                                                                                                     ; LABCELL_X14_Y33_N26       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_10~0                                                                                                    ; LABCELL_X14_Y34_N20       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_4~0                                                                                                     ; LABCELL_X12_Y33_N20       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_9~0                                                                                                     ; LABCELL_X14_Y33_N4        ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|verify_r                                                                                                        ; FF_X14_Y33_N23            ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|RX_SRC_RDY_N_Buffer                                                                                                     ; FF_X10_Y36_N7             ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|storage_ce_c                                                                                                            ; LABCELL_X10_Y36_N18       ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|FDR:gen_cc_flop_0_i|Q~0                                                                                                           ; LABCELL_X21_Y34_N0        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|do_cc_r                                                                                                                           ; FF_X21_Y34_N1             ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|RX_D_R[13]~0                                                                                                                                                                                            ; LABCELL_X10_Y36_N26       ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[8]~1                                                                                                                                                                                      ; MLABCELL_X9_Y34_N38       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|pdu_cmp_data_r[0]~1                                                                                                                                                                                     ; LABCELL_X12_Y34_N36       ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|TX_SRC_RDY_N~0                                                                                                                                                                                              ; LABCELL_X21_Y33_N38       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|reset_c                                                                                                                                                                                                     ; LABCELL_X14_Y33_N8        ; 51      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[7]~0                                                                                                                                                                                          ; LABCELL_X24_Y33_N18       ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[7]~1                                                                                                                                                                                          ; LABCELL_X24_Y33_N38       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|GT_RESET_OUT                                                                                                                                                                                            ; MLABCELL_X28_Y76_N4       ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_24d_srl_r[16]~0                                                                                                                                                                     ; MLABCELL_X15_Y33_N20      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|process_2~0                                                                                                                                                                               ; LABCELL_X16_Y32_N20       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                            ; FF_X26_Y45_N39            ; 30      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                    ; FF_X28_Y45_N25            ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                                                                                                    ; MLABCELL_X25_Y45_N20      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                      ; FF_X25_Y45_N17            ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~1                                                                                                                                                                                                                      ; MLABCELL_X28_Y45_N22      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~0                                                                                                                                                                                                             ; MLABCELL_X28_Y45_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~0                                                                                                                                                                                               ; MLABCELL_X28_Y44_N36      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                          ; MLABCELL_X28_Y44_N2       ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                                                                                                                          ; MLABCELL_X28_Y45_N8       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                 ; FF_X30_Y45_N21            ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                ; FF_X30_Y44_N27            ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                 ; FF_X28_Y45_N1             ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                 ; FF_X28_Y45_N9             ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                          ; MLABCELL_X28_Y44_N16      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                ; FF_X28_Y44_N33            ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                      ; MLABCELL_X23_Y42_N12      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                      ; MLABCELL_X23_Y42_N14      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X21_Y42_N21            ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X25_Y39_N1             ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X24_Y42_N38       ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X24_Y44_N13            ; 180     ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; MLABCELL_X25_Y45_N26      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]~1                                                                                                                       ; MLABCELL_X25_Y42_N14      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; MLABCELL_X25_Y42_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LABCELL_X24_Y42_N36       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; MLABCELL_X25_Y42_N8       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                      ; MLABCELL_X25_Y45_N36      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X24_Y44_N12       ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|cout_actual ; LABCELL_X24_Y44_N34       ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|cout_actual                ; MLABCELL_X25_Y45_N38      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                   ; LABCELL_X26_Y44_N24       ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X24_Y44_N4        ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X24_Y44_N36       ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X24_Y44_N14       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X26_Y44_N0        ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; MLABCELL_X25_Y45_N10      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; MLABCELL_X25_Y45_N34      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~0                                                                                                                                             ; LABCELL_X26_Y46_N38       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                        ; LABCELL_X26_Y46_N26       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LABCELL_X24_Y44_N22       ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; MLABCELL_X25_Y45_N8       ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location            ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; INIT_CLK                                                                       ; PIN_AR22            ; 6       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X0_Y95_N125    ; 270     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]           ; RXPCS_X0_Y35_N139   ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]           ; TXPCS_X0_Y35_N140   ; 1027    ; 0                                    ; Periphery Clock      ; PCLK27           ; --                        ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|GT_RESET_OUT                       ; MLABCELL_X28_Y76_N4 ; 4       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; FF_X24_Y44_N13      ; 180     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------------+---------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|FDR:lane_up_flop_i|Q                                                                                                                                                         ; 79      ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|reset_c                                                                                                                                                                                                                                                            ; 51      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|do_cc_r                                                                                                                                                                                  ; 40      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                       ; 39      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|CHANNEL_UP_Buffer                                                                                                                                                      ; 39      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                        ; 35      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                                                                             ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                                                                          ; 30      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                        ; 30      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                   ; 30      ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|pdu_cmp_data_r[0]~1                                                                                                                                                                                                                                            ; 30      ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_tx_pll0_locked                                                                                                                                                                                                                                    ; 30      ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|reset_debounce_r4                                                                                                                                                                                                                                              ; 29      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                     ; 28      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                        ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                        ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                           ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                                                                             ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                                                                             ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                              ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                                                                 ; 23      ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_24d_srl_r[16]~0                                                                                                                                                                                                                            ; 23      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                       ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                               ; 22      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|RX_SRC_RDY_N_Buffer                                                                                                                                                            ; 20      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|storage_ce_c                                                                                                                                                                   ; 20      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r                                                                                                                                                                         ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                 ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                      ; 17      ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                                                                             ; 17      ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[7]~1                                                                                                                                                                                                                                                 ; 16      ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[7]~0                                                                                                                                                                                                                                                 ; 16      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_4~0                                                                                                                                                            ; 16      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_10~0                                                                                                                                                                 ; 16      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_11~0                                                                                                                                                                 ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                                                ; 15      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                        ; 15      ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|process_2~0                                                                                                                                                                                                                                      ; 15      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_sp_data_r[1]                                                                                                                                                                       ; 15      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|tx_pe_data_v_r                                                                                                                                                                         ; 15      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|verify_r                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                           ; 13      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                        ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                                                      ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                       ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]~1                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                       ; 12      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_cc_r                                                                                                                                                                               ; 12      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|ack_r                                                                                                                                                                        ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                         ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                         ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[10]                                                                         ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[9]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[8]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[7]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[6]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[5]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[4]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[3]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[2]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[1]                                                                          ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_reg_bit[0]                                                                          ; 11      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                                                               ; 11      ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|sof_r                                                                                                                                                                                                                                                              ; 11      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_0~0                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                          ; 10      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_sp_data_r[0]                                                                                                                                                                       ; 10      ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|TX_DST_RDY_N_Buffer                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                             ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                               ; 9       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|FDR:gen_cc_flop_0_i|Q~0                                                                                                                                                                  ; 9       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~7                                                                                                                                                                   ; 9       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_k_fsm_r                                                                                                                                                                            ; 9       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[8]~1                                                                                                                                                                                                                                             ; 9       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|ready_r                                                                                                                                                                      ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~0                                                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                               ; 8       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|TX_SRC_RDY_N~0                                                                                                                                                                                                                                                     ; 8       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|RX_D_R[13]~0                                                                                                                                                                                                                                                   ; 8       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|pdu_cmp_data_r[8]~9                                                                                                                                                                                                                                            ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_10~0                                                                                                                                                           ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[0]~24                                                                                                                                                                   ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_CHAR_IS_K_Buffer~0                                                                                                                                                                  ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_spa_data_r[1]                                                                                                                                                                      ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~4                                                                                                                                                                   ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_pe_control_r[0]                                                                                                                                                                     ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_pe_control_r[1]                                                                                                                                                                     ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[8]                                                                                                                                                                 ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[11]                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[10]                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[9]                                                                                                                                                                 ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[13]                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[14]                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[12]                                                                                                                                                                ; 8       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[15]                                                                                                                                                                ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                    ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|irsr_reg[0]~1                                                                                                                                                                                                                                                                             ; 7       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|TX_SRC_RDY_N                                                                                                                                                                                                                                                       ; 7       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|SYSTEM_RESET                                                                                                                                                                                                                                                   ; 7       ;
; status                                                                                                                                                                                                                                                                                                     ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|FD:reset_lanes_flop_i|Q                                                                                                                                                ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[0]                                                                                                                                                                    ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[1]                                                                                                                                                                    ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[0]                                                                                                                                                                 ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[1]                                                                                                                                                                 ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[2]                                                                                                                                                                 ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[3]                                                                                                                                                                 ; 7       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|w_cent_unit_dpriodisableout1w[0]                                                                                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|cout_actual                                                        ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                                                   ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                          ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                                                                             ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|downcounter_r[3]                                                                                                                                                     ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_v_r[1]                                                                                                                                                                             ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_ecp_r                                                                                                                                                                              ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_spa_data_r[0]                                                                                                                                                                      ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|RX_ECP_Buffer                                                                                                                                                                          ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|rst_r~0                                                                                                                                                                      ; 6       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|align_r                                                                                                                                                                      ; 6       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_13d_srl_r[11]                                                                                                                                                                                                                              ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|cout_actual                                                                       ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                       ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~1                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~0                                                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                   ; 5       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|TX_SOF_N                                                                                                                                                                                                                                                           ; 5       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|TX_EOF_N                                                                                                                                                                                                                                                           ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|lfsr_shift_register_r[3]                                                                                                                                             ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|downcounter_r[2]                                                                                                                                                     ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|SRL16:ver_counter_1_i|LPMSHIFTREG16:lpm_shiftreg16|lpm_shiftreg:lpm_shiftreg_component|dffs[14]                                                                      ; 5       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|reset_r                                                                                                                                                                                                                                          ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_r_r[1]                                                                                                                                                                             ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_r_r[0]                                                                                                                                                                             ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~2                                                                                                                                                                   ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_v_r[0]                                                                                                                                                                             ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|rst_r                                                                                                                                                                        ; 5       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|ifg_size_r[3]                                                                                                                                                                                                                                                      ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|good_count_r[0]                                                                                                                                                                  ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[4]                                                                                                                                                                 ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[5]                                                                                                                                                                 ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[7]                                                                                                                                                                 ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_data_r[6]                                                                                                                                                                 ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter1_r[0]                                                                                                                                                                ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[1]                                                                                                                                                                                                                        ; 5       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[0]                                                                                                                                                                                                                        ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][38]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][37]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][36]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][35]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][34]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][33]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                          ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~0                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[0]                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[1]                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~41                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~37                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~33                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~29                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|counter_reg_bit[0]                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|counter_reg_bit[2]                                                                ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~0                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|irf_reg[1][6]                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|irf_reg[1][5]                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                                                                             ; 4       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|idle_r                                                                                                                                                                                                                                                             ; 4       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|single_cycle_frame_r                                                                                                                                                                                                                                               ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FDR:lfsr_taps_i|Q                                                                                                                                                    ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|Equal0~0                                                                                                                                                             ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|downcounter_r[1]                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|downcounter_r[0]                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|gen_ver_word_2_r                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|pdu_cmp_data_r[0]                                                                                                                                                                                                                                              ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|all_lanes_v_r                                                                                                                                                          ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|process_9~0                                                                                                                                                                  ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_k_r[1]                                                                                                                                                                             ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer~5                                                                                                                                                                       ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_k_r[0]                                                                                                                                                                             ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|storage_v_r                                                                                                                                                                    ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|RX_NEG_Buffer                                                                                                                                                                          ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|polarity_r                                                                                                                                                                   ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_scp_d_r[1]                                                                                                                                                                          ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_v_d_r[2]                                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_v_d_r[3]                                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_16d_srl_r[14]                                                                                                                                                                                                                              ; 4       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|ifg_size_r[2]                                                                                                                                                                                                                                                      ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|good_count_r[1]                                                                                                                                                                  ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter1_r[4]                                                                                                                                                                ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[1]                                                                                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[0]                                                                                                                                                                                                                     ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[1]                                                                                                                                                                                                                        ; 4       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[0]                                                                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|counter_reg_bit[0]                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|counter_reg_bit[3]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|counter_reg_bit[4]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|counter_reg_bit[1]                                                                ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                             ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|next_single_cycle_frame_c~0                                                                                                                                                                                                                                        ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|Equal1~0                                                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|eof_r                                                                                                                                                                                                                                                              ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|next_sof_data_eof_1_c                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[12]                                                                                                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[14]                                                                                                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|RX_EOF_N_Buffer                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[3]                                                                                                                                                                                                                                                 ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|RX_SOF_N_Buffer                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_in_frame_r                                                                                                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_pad_d_r[1]                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|pdu_cmp_data_r[7]                                                                                                                                                                                                                                              ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|START_RX_Buffer                                                                                                                                                        ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|realign_r                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|process_9~0                                                                                                                                                            ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|v_count_r[31]                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[0]                                                                                                                                                        ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[1]                                                                                                                                                        ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~12                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer[12]~3                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_scp_r                                                                                                                                                                              ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer~0                                                                                                                                                                       ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|in_frame_r                                                                                                                                                                     ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|RX_SCP_Buffer                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_sp_r~0                                                                                                                                                                       ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|wait_for_lane_up_r                                                                                                                                                     ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|rxver_count_r[2]                                                                                                                                                       ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter5_r[15]                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|got_v_c~1                                                                                                                                                                              ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|GOT_V_Buffer                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[8]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[9]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[10]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[11]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[12]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[13]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[14]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[15]                                                                                                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[0]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[1]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[2]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[3]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[4]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[5]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[6]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|ifg_size_r[1]                                                                                                                                                                                                                                                      ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[7]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[6]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[0]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[3]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[4]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[1]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[2]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|frame_size_r[5]                                                                                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|tx_data_buf_2[7]                                                                                                                                                                                                                                                   ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|sof_r                                                                                                                                                                                    ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|sof_data_eof_1_r                                                                                                                                                                         ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|count_r[1]                                                                                                                                                                       ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|count_r[0]                                                                                                                                                                       ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|got_first_v_r                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter1_r[2]                                                                                                                                                                ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r                                                                                                                                                                  ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[1]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[2]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[3]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[4]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[5]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[6]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[7]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[8]                                                                                                                                                                                                                                               ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit_quadresetout[0]                                                                                                                                                                                                                              ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[15]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[14]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[13]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[12]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[11]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[10]                                                                                                                                                                                                                          ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[9]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[8]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[7]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[6]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[5]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[4]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[3]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[2]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[1]                                                                                                                                                                                                                           ; 3       ;
; aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_dataout[0]                                                                                                                                                                                                                           ; 3       ;
; GTXQ4~input~INSERTED_REFCLK_DIVIDER                                                                                                                                                                                                                                                                        ; 2       ;
; GXB_DOWN~input                                                                                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[8]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[7]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[7]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[8]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[9]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[10]                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|base_address~0                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|state_status[2]~0                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out                                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[4]                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[5]                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[3]                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit[2]                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[8]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[9]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[10]                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|Equal3~3                                                                                                                                                                                                                                                           ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|data_cycle_r                                                                                                                                                                                                                                                       ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|Equal2~1                                                                                                                                                                                                                                                           ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|next_data_eof_1_c~0                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|debounce_gt_rst_r[2]                                                                                                                                                                                                                                           ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|debounce_gt_rst_r[1]                                                                                                                                                                                                                                           ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|debounce_gt_rst_r[0]                                                                                                                                                                                                                                           ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_IDLE_AND_VER_GEN:idle_and_ver_gen_i|FDR:lfsr_last_flop_i|Q                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|next_sof_data_eof_1_c~0                                                                                                                                                                  ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|sof_in_storage_r                                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|reset_debounce_r[1]                                                                                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|reset_debounce_r[0]                                                                                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|reset_debounce_r[2]                                                                                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|count_r[1]~1                                                                                                                                                                     ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[11]                                                                                                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[10]                                                                                                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[15]                                                                                                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[13]                                                                                                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_RX_LL:rx_ll_i|aurora_8b10b_v5_2_RX_LL_PDU_DATAPATH:rx_ll_pdu_datapath_i|RX_REM_Buffer                                                                                                                                                                  ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[9]                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[5]                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[6]                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[4]                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_lfsr_r[2]                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_valid_r~0                                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r~1                                                                                                                                                                     ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r~0                                                                                                                                                                     ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_sp_d_r[2]                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_sp_d_r[3]                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_spa_d_r[2]                                                                                                                                                                   ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|Equal0~5                                                                                                                                                                                                                                                       ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|Equal0~0                                                                                                                                                                                                                                                       ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|RX_D_R[0]                                                                                                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|RX_SCP_Buffer~0                                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|txver_count_r[7]                                                                                                                                                       ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|begin_r                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer~31                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|TX_DATA_Buffer~25                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_GEN:sym_gen_i|gen_a_r                                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|first_v_received_r                                                                                                                                                                     ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_ERR_DETECT:channel_err_detect_i|RESET_CHANNEL_Buffer                                                                                                                                             ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter4_r[15]                                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter3_r[3]                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|counter2_r[15]                                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|rx_polarity_r                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_sp_d_r[0]                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_v_d_r[1]                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|rx_v_d_r[0]                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|prev_beat_v_r                                                                                                                                                                          ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|DO_WORD_ALIGN                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_24d_flop_r                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_16d_flop_r                                                                                                                                                                                                                                 ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|count_24d_srl_r[22]                                                                                                                                                                                                                              ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[3]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[4]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[2]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[6]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[7]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[5]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[0]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|bytes_sent_r[1]                                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_FRAME_GEN:frame_gen_i|ifg_size_r[0]                                                                                                                                                                                                                                                      ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|data_r                                                                                                                                                                                   ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|data_eof_1_r                                                                                                                                                                             ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|prepare_count_r[9]                                                                                                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|cc_count_r[4]                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|cc_count_r[3]                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|cc_count_r[2]                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|cc_count_r[1]                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|cc_count_r[0]                                                                                                                                                                                                                                    ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_DATAPATH:tx_ll_datapath_i|in_frame_r                                                                                                                                                                             ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|idle_r                                                                                                                                                                                   ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|data_eof_2_r                                                                                                                                                                             ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|sof_data_eof_2_r                                                                                                                                                                         ; 2       ;
; aurora_8b10b_v5_2_STANDARD_CC_MODULE:standard_cc_module_i|DO_CC                                                                                                                                                                                                                                            ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|data_eof_3_r                                                                                                                                                                             ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_TX_LL:tx_ll_i|aurora_8b10b_v5_2_TX_LL_CONTROL:tx_ll_control_i|sof_data_eof_3_r                                                                                                                                                                         ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|data_valid_r                                                                                                                                                                                                                                                   ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[7]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[6]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[0]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[3]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[1]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[2]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[4]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|free_count_r[5]                                                                                                                                                        ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_GLOBAL_LOGIC:global_logic_i|aurora_8b10b_v5_2_CHANNEL_INIT_SM:channel_init_sm_i|ready_r                                                                                                                                                                ; 2       ;
; aurora_8b10b_v5_2_FRAME_CHECK:frame_check_i|err_count_tmp[0]                                                                                                                                                                                                                                               ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[1]                                                                                                                                                         ; 2       ;
; aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[0]                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]~feeder                                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~feeder                                                                                                                                                                   ; 1       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                                                         ; 1       ;
; altera_reserved_ntrst~input                                                                                                                                                                                                                                                                                ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                                                                                                                                                  ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                                                                                                  ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                                                                                                  ; 1       ;
; GT_RESET_IN~input                                                                                                                                                                                                                                                                                          ; 1       ;
; RESET~input                                                                                                                                                                                                                                                                                                ; 1       ;
; GTXQ4~input                                                                                                                                                                                                                                                                                                ; 1       ;
; RXP~input                                                                                                                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]~10                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]~9                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]~8                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]~7                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]~6                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]~5                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]~4                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]~3                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[10]~2                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[9]~1                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[11]~0                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed~0                                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[38]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][38]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[37]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][38]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][37]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[36]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][38]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][37]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][36]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[35]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][37]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][36]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][35]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[34]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~0                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][36]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][35]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][34]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[33]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[38]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][35]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][34]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][33]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[32]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][34]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][33]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[31]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][33]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[28]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][28]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[27]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][28]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[26]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[25]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[24]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[23]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][23]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[22]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[21]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[20]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][20]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[19]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][19]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[18]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[17]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[16]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[15]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[14]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[13]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[12]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][12]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[11]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[10]                                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[9]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[7]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[4]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                                                                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][22]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][22]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~0                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][21]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][21]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[22]                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][20]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][20]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][19]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][19]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][18]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][18]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][17]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][17]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][16]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][16]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][15]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][15]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~16                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][14]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][14]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~15                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[16]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~14                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][12]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~13                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~12                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~11                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][9]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][9]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~10                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][8]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][8]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~9                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][7]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~8                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][6]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][6]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~7                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][5]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][5]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~6                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][4]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~5                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[4]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][3]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~4                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][2]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~3                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run~0                                                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[1]                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][1]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~2                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~12                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~11                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~10                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~9                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~8                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~7                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~6                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~5                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~4                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~3                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~2                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter~0                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[1]                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~0                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|regoutff      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped~3                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped~2                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped~1                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped~0                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_mode_ff~0                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][0]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig~0                                                                                                                                                               ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~4                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~3                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~2                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~0                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~1                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|collecting_post_data_var~0                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~3                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~2                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~1                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[10]                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[9]                                                                                                                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[11]                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0                                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_out_ff~0                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|_~0                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|bypass_reg_out~0                                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|tdo~3                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|tdo~2                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|tdo~1                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|tdo~0                                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~13                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~9                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~5                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~1                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[37]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a37                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a38                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a36                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[36]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[35]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[34]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a33                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a34                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a35                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a32                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[32]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[31]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[30]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a29                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a30                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a31                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a28                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[28]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[27]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[26]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[25]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a25                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a26                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a27                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a24                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[24]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[23]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[22]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[21]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a21                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a22                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a23                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a20                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[20]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[19]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[18]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[17]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a17                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a18                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a19                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a16                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[14]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a13                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a14                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a15                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a12                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a9                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a10                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a11                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a8                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a5                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a6                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a7                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ram_block1a4                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita10                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita9~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita9                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita8~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita8                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita7~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita7                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita6~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita6                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita5~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita5                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita4~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita4                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita3~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita3                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita2~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita2                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita1~COUT                                                                     ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated|counter_comb_bita1                                                                          ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
; Name                                                                                                                                                           ; Type      ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                       ; Duty Cycle Dependency ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6p14:auto_generated|ALTSYNCRAM ; M9K block ; Simple Dual Port ; Dual Clocks ; 2048         ; 39           ; 2048         ; 39           ; yes                    ; no                      ; yes                    ; no                      ; 79872 ; 2048                        ; 39                          ; 2048                        ; 39                          ; 79872               ; 10         ; 0            ; 0          ; None ; M9K_X27_Y40_N0, M9K_X19_Y38_N0, M9K_X27_Y38_N0, M9K_X27_Y41_N0, M9K_X27_Y37_N0, M9K_X27_Y39_N0, M9K_X19_Y37_N0, M9K_X19_Y39_N0, M9K_X19_Y40_N0, M9K_X19_Y41_N0 ; on                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------------+
; Interconnect Usage Summary                                               ;
+----------------------------------------------+---------------------------+
; Interconnect Resource Type                   ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 1,449 / 696,780 ( < 1 % ) ;
; C12 interconnects                            ; 30 / 25,466 ( < 1 % )     ;
; C4 interconnects                             ; 584 / 471,240 ( < 1 % )   ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )            ;
; DQS I/O configuration shift register outputs ; 0 / 104 ( 0 % )           ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )           ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )            ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )           ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )            ;
; Direct links                                 ; 306 / 696,780 ( < 1 % )   ;
; GXB block output buffers                     ; 31 / 8,740 ( < 1 % )      ;
; Global clocks                                ; 5 / 16 ( 31 % )           ;
; I/O clock divider clock outputs              ; 0 / 104 ( 0 % )           ;
; I/O configuration shift register outputs     ; 0 / 624 ( 0 % )           ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PCLK controls                 ; 1 / 134 ( < 1 % )         ;
; Interquad TXRX PCSRX outputs                 ; 1 / 24 ( 4 % )            ;
; Interquad TXRX PCSTX outputs                 ; 1 / 24 ( 4 % )            ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )            ;
; Interquad TXRX clocks                        ; 1 / 96 ( 1 % )            ;
; Interquad clock inputs                       ; 1 / 88 ( 1 % )            ;
; Interquad clock outputs                      ; 1 / 12 ( 8 % )            ;
; Interquad clocks                             ; 2 / 48 ( 4 % )            ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )            ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )            ;
; Interquad global clock MUXs                  ; 1 / 8 ( 13 % )            ;
; Interquad quadrant clock MUXs                ; 0 / 16 ( 0 % )            ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )             ;
; Local interconnects                          ; 933 / 182,400 ( < 1 % )   ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )           ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )            ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )             ;
; Periphery clocks                             ; 1 / 176 ( < 1 % )         ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 30 / 26,410 ( < 1 % )     ;
; R20/C12 interconnect drivers                 ; 37 / 45,220 ( < 1 % )     ;
; R4 interconnects                             ; 1,144 / 794,580 ( < 1 % ) ;
; Spine clocks                                 ; 9 / 416 ( 2 % )           ;
+----------------------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.01) ; Number of LABs  (Total = 110) ;
+----------------------------------+-------------------------------+
; 1                                ; 18                            ;
; 2                                ; 7                             ;
; 3                                ; 5                             ;
; 4                                ; 4                             ;
; 5                                ; 3                             ;
; 6                                ; 3                             ;
; 7                                ; 5                             ;
; 8                                ; 4                             ;
; 9                                ; 2                             ;
; 10                               ; 59                            ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.92) ; Number of LABs  (Total = 110) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 99                            ;
; 1 Clock enable                     ; 31                            ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 14                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 6                             ;
; 3 Clock enables                    ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.60) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
; 19                                           ; 3                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 7                             ;
; 24                                           ; 1                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 6                             ;
; 32                                           ; 8                             ;
; 33                                           ; 6                             ;
; 34                                           ; 3                             ;
; 35                                           ; 5                             ;
; 36                                           ; 2                             ;
; 37                                           ; 2                             ;
; 38                                           ; 2                             ;
; 39                                           ; 1                             ;
; 40                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.11) ; Number of LABs  (Total = 110) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 35                            ;
; 2                                               ; 6                             ;
; 3                                               ; 8                             ;
; 4                                               ; 5                             ;
; 5                                               ; 9                             ;
; 6                                               ; 7                             ;
; 7                                               ; 3                             ;
; 8                                               ; 5                             ;
; 9                                               ; 4                             ;
; 10                                              ; 5                             ;
; 11                                              ; 4                             ;
; 12                                              ; 1                             ;
; 13                                              ; 1                             ;
; 14                                              ; 1                             ;
; 15                                              ; 2                             ;
; 16                                              ; 2                             ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 5                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.25) ; Number of LABs  (Total = 110) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 21                            ;
; 3                                            ; 3                             ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 7                             ;
; 7                                            ; 7                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 6                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 7                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
; ----         ; ----      ; Disclaimer                        ; Transceiver block related rules are checked but not reported.                      ; None     ; ----                                                                     ; Transceiver Block      ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 14           ; 0            ; 14           ; 0            ; 0            ; 33        ; 14           ; 0            ; 33        ; 33        ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24           ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 19           ; 33           ; 19           ; 33           ; 33           ; 0         ; 19           ; 33           ; 0         ; 0         ; 33           ; 10           ; 33           ; 33           ; 33           ; 33           ; 10           ; 33           ; 33           ; 33           ; 33           ; 10           ; 33           ; 33           ; 33           ; 33           ; 33           ; 9            ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DIS_USER_CLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DIS_TX_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DIS_RX_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HARD_ERR              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SOFT_ERR              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; FRAME_ERR             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; ERR_COUNT[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LANE_UP               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CHANNEL_UP            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXN                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXP                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TXN                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GXB_DOWN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXP                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GTXQ4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; INIT_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GT_RESET_IN           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TXP(n)                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXP(n)                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GTXQ4(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; Data[7..1]                                                       ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1.413             ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                               ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                           ; 0.049             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]                                             ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9]                                             ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                            ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]                                             ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]                                             ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11]                                            ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12]                                            ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20]                                            ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0] ; 0.029             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1] ; 0.029             ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                               ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                           ; 0.026             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[4]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[3]                             ; 0.026             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[4]                             ; 0.026             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]                                             ; 0.025             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]                                             ; 0.025             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                            ; 0.025             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                            ; 0.025             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21]                                            ; 0.025             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[3]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[2]                             ; 0.025             ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                               ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                           ; 0.024             ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                            ; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                            ; 0.022             ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                            ; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                            ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                           ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]                             ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]                             ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]                                             ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                             ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15]                                            ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16]                                            ; 0.022             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7]                                             ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8]                                             ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17]                                            ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[19]                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18]                                            ; 0.021             ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                            ; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                            ; 0.021             ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                            ; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                            ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[1]                                                                                           ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]                             ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]                             ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]                             ; 0.021             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[17]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[1]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[0]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[5]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[9]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[11]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                          ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[16]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[15]                                          ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[17]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[16]                                          ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]                                              ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[20]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[19]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[23]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[22]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[24]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[23]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[28]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[30]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[32]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[34]                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]                                             ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[2]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[1]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[3]                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[2]                                           ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[11]                                          ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[13]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                          ; 0.013             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                          ; 0.013             ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                               ; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                           ; 0.012             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Sep 16 11:25:43 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off aurora_8b10b_v5_2_example_design -c aurora_8b10b_v5_2_example_design
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4SGX230KF40C2 for design "aurora_8b10b_v5_2_example_design"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4SGX180KF40C2 is compatible
    Info: Device EP4SGX290KF40C2 is compatible
    Info: Device EP4SGX360KF40C2 is compatible
    Info: Device EP4SGX530KH40C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location W30
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 3 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "TXP" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "TXP(n)"
    Warning: Pin "RXP" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "RXP(n)"
    Warning: Pin "GTXQ4" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "GTXQ4(n)"
Critical Warning: No exact pin location assignment(s) for 14 pins of 25 total pins
    Info: Pin DIS_USER_CLK not assigned to an exact location on the device
    Info: Pin HARD_ERR not assigned to an exact location on the device
    Info: Pin SOFT_ERR not assigned to an exact location on the device
    Info: Pin FRAME_ERR not assigned to an exact location on the device
    Info: Pin ERR_COUNT[7] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[6] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[5] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[4] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[3] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[2] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[1] not assigned to an exact location on the device
    Info: Pin ERR_COUNT[0] not assigned to an exact location on the device
    Info: Pin RXN not assigned to an exact location on the device
    Info: Pin TXN not assigned to an exact location on the device
Critical Warning: GXB Central Management Unit (CMU) aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info: Clock input frequency of GXB Calibration block atom "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Info: GXB Quad Optimizer operation is complete
Info: Current transceiver placement
    Info: QUAD_SIDE_LEFT
        Info: PCIEHIP_X0_Y3_N134           
        Info: CALIBRATIONBLOCK_X0_Y2_N135  aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cal_blk0
        Info: CALIBRATIONBLOCK_X0_Y89_N135  
        Info: ATX LCTANK_X0_Y25_N135
            Info: CMU_X0_Y25_N137              
            Info: HSSIPLL_X0_Y25_N135          
            Info: CLOCKDIVIDER_X0_Y25_N136     
        Info: Atoms placed to IOBANK_QL0
            Info: CMU_X0_Y10_N139              
            Info: Regular Channel 0
                Info: PIN_AU38                     
                Info: RXPMA_X0_Y4_N137             
                Info: RXPCS_X0_Y4_N139             
                Info: HSSIPLL_X0_Y4_N135           
                Info: CLOCKDIVIDER_X0_Y4_N136      
                Info: TXPCS_X0_Y4_N140             
                Info: TXPMA_X0_Y4_N138             
                Info: PIN_AT36                     
            Info: Regular Channel 1
                Info: PIN_AR38                     
                Info: RXPMA_X0_Y7_N137             
                Info: RXPCS_X0_Y7_N139             
                Info: HSSIPLL_X0_Y7_N135           
                Info: CLOCKDIVIDER_X0_Y7_N136      
                Info: TXPCS_X0_Y7_N140             
                Info: TXPMA_X0_Y7_N138             
                Info: PIN_AP36                     
            Info: Central Channel 0
                Info: PIN_AN38                     
                Info: RXPMA_X0_Y10_N137            
                Info: HSSIPLL_X0_Y10_N135          
                Info: CLOCKDIVIDER_X0_Y10_N136     
                Info: TXPMA_X0_Y10_N138            
                Info: PIN_AM36                     
            Info: Central Channel 1
                Info: PIN_AL38                     
                Info: RXPMA_X0_Y13_N137            
                Info: HSSIPLL_X0_Y13_N135          
                Info: CLOCKDIVIDER_X0_Y13_N136     
                Info: TXPMA_X0_Y13_N138            
                Info: PIN_AK36                     
            Info: Regular Channel 2
                Info: PIN_AJ38                     
                Info: RXPMA_X0_Y16_N137            
                Info: RXPCS_X0_Y16_N139            
                Info: HSSIPLL_X0_Y16_N135          
                Info: CLOCKDIVIDER_X0_Y16_N136     
                Info: TXPCS_X0_Y16_N140            
                Info: TXPMA_X0_Y16_N138            
                Info: PIN_AH36                     
            Info: Regular Channel 3
                Info: PIN_AG38                     
                Info: RXPMA_X0_Y19_N137            
                Info: RXPCS_X0_Y19_N139            
                Info: HSSIPLL_X0_Y19_N135          
                Info: CLOCKDIVIDER_X0_Y19_N136     
                Info: TXPCS_X0_Y19_N140            
                Info: TXPMA_X0_Y19_N138            
                Info: PIN_AF36                     
        Info: Atoms placed to IOBANK_QL1
            Info: CMU_X0_Y41_N139              aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0
            Info: Regular Channel 0
                Info: PIN_AE38                     RXP
                Info: RXPMA_X0_Y35_N137            aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|receive_pma0
                Info: RXPCS_X0_Y35_N139            aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|receive_pcs0
                Info: HSSIPLL_X0_Y35_N135          aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_cdr_pll0
                Info: CLOCKDIVIDER_X0_Y35_N136     aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|ch_clk_div0
                Info: TXPCS_X0_Y35_N140            aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pcs0
                Info: TXPMA_X0_Y35_N138            aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|transmit_pma0
                Info: PIN_AD36                     TXP
            Info: Regular Channel 1
                Info: PIN_AC38                     
                Info: RXPMA_X0_Y38_N137            
                Info: RXPCS_X0_Y38_N139            
                Info: HSSIPLL_X0_Y38_N135          
                Info: CLOCKDIVIDER_X0_Y38_N136     
                Info: TXPCS_X0_Y38_N140            
                Info: TXPMA_X0_Y38_N138            
                Info: PIN_AB36                     
            Info: Central Channel 0
                Info: PIN_AA38                     
                Info: RXPMA_X0_Y41_N137            
                Info: HSSIPLL_X0_Y41_N135          aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_pll0
                Info: CLOCKDIVIDER_X0_Y41_N136     
                Info: TXPMA_X0_Y41_N138            
                Info: PIN_Y36                      
            Info: Central Channel 1
                Info: PIN_W38                      
                Info: RXPMA_X0_Y44_N137            
                Info: HSSIPLL_X0_Y44_N135          
                Info: CLOCKDIVIDER_X0_Y44_N136     
                Info: TXPMA_X0_Y44_N138            
                Info: PIN_V36                      
            Info: Regular Channel 2
                Info: PIN_U38                      
                Info: RXPMA_X0_Y47_N137            
                Info: RXPCS_X0_Y47_N139            
                Info: HSSIPLL_X0_Y47_N135          
                Info: CLOCKDIVIDER_X0_Y47_N136     
                Info: TXPCS_X0_Y47_N140            
                Info: TXPMA_X0_Y47_N138            
                Info: PIN_T36                      
            Info: Regular Channel 3
                Info: PIN_R38                      
                Info: RXPMA_X0_Y50_N137            
                Info: RXPCS_X0_Y50_N139            
                Info: HSSIPLL_X0_Y50_N135          
                Info: CLOCKDIVIDER_X0_Y50_N136     
                Info: TXPCS_X0_Y50_N140            
                Info: TXPMA_X0_Y50_N138            
                Info: PIN_P36                      
        Info: Atoms placed to IOBANK_QL2
            Info: CMU_X0_Y69_N139              
            Info: Regular Channel 0
                Info: PIN_N38                      
                Info: RXPMA_X0_Y63_N137            
                Info: RXPCS_X0_Y63_N139            
                Info: HSSIPLL_X0_Y63_N135          
                Info: CLOCKDIVIDER_X0_Y63_N136     
                Info: TXPCS_X0_Y63_N140            
                Info: TXPMA_X0_Y63_N138            
                Info: PIN_M36                      
            Info: Regular Channel 1
                Info: PIN_L38                      
                Info: RXPMA_X0_Y66_N137            
                Info: RXPCS_X0_Y66_N139            
                Info: HSSIPLL_X0_Y66_N135          
                Info: CLOCKDIVIDER_X0_Y66_N136     
                Info: TXPCS_X0_Y66_N140            
                Info: TXPMA_X0_Y66_N138            
                Info: PIN_K36                      
            Info: Central Channel 0
                Info: PIN_J38                      
                Info: RXPMA_X0_Y69_N137            
                Info: HSSIPLL_X0_Y69_N135          
                Info: CLOCKDIVIDER_X0_Y69_N136     
                Info: TXPMA_X0_Y69_N138            
                Info: PIN_H36                      
            Info: Central Channel 1
                Info: PIN_G38                      GTXQ4
                Info: RXPMA_X0_Y72_N137            
                Info: HSSIPLL_X0_Y72_N135          
                Info: CLOCKDIVIDER_X0_Y72_N136     
                Info: TXPMA_X0_Y72_N138            
                Info: PIN_F36                      
            Info: Regular Channel 2
                Info: PIN_E38                      
                Info: RXPMA_X0_Y75_N137            
                Info: RXPCS_X0_Y75_N139            
                Info: HSSIPLL_X0_Y75_N135          
                Info: CLOCKDIVIDER_X0_Y75_N136     
                Info: TXPCS_X0_Y75_N140            
                Info: TXPMA_X0_Y75_N138            
                Info: PIN_D36                      
            Info: Regular Channel 3
                Info: PIN_C38                      
                Info: RXPMA_X0_Y78_N137            
                Info: RXPCS_X0_Y78_N139            
                Info: HSSIPLL_X0_Y78_N135          
                Info: CLOCKDIVIDER_X0_Y78_N136     
                Info: TXPCS_X0_Y78_N140            
                Info: TXPMA_X0_Y78_N138            
                Info: PIN_B36                      
    Info: QUAD_SIDE_RIGHT
        Info: PCIEHIP_X119_Y3_N134         
        Info: CALIBRATIONBLOCK_X119_Y2_N135  
        Info: CALIBRATIONBLOCK_X119_Y89_N135  
        Info: ATX LCTANK_X119_Y25_N135
            Info: CMU_X119_Y25_N137            
            Info: HSSIPLL_X119_Y25_N135        
            Info: CLOCKDIVIDER_X119_Y25_N136   
        Info: Atoms placed to IOBANK_QR0
            Info: CMU_X119_Y10_N139            
            Info: Regular Channel 0
                Info: PIN_AU2                      
                Info: RXPMA_X119_Y4_N137           
                Info: RXPCS_X119_Y4_N139           
                Info: HSSIPLL_X119_Y4_N135         
                Info: CLOCKDIVIDER_X119_Y4_N136    
                Info: TXPCS_X119_Y4_N140           
                Info: TXPMA_X119_Y4_N138           
                Info: PIN_AT4                      
            Info: Regular Channel 1
                Info: PIN_AR2                      
                Info: RXPMA_X119_Y7_N137           
                Info: RXPCS_X119_Y7_N139           
                Info: HSSIPLL_X119_Y7_N135         
                Info: CLOCKDIVIDER_X119_Y7_N136    
                Info: TXPCS_X119_Y7_N140           
                Info: TXPMA_X119_Y7_N138           
                Info: PIN_AP4                      
            Info: Central Channel 0
                Info: PIN_AN2                      
                Info: RXPMA_X119_Y10_N137          
                Info: HSSIPLL_X119_Y10_N135        
                Info: CLOCKDIVIDER_X119_Y10_N136   
                Info: TXPMA_X119_Y10_N138          
                Info: PIN_AM4                      
            Info: Central Channel 1
                Info: PIN_AL2                      
                Info: RXPMA_X119_Y13_N137          
                Info: HSSIPLL_X119_Y13_N135        
                Info: CLOCKDIVIDER_X119_Y13_N136   
                Info: TXPMA_X119_Y13_N138          
                Info: PIN_AK4                      
            Info: Regular Channel 2
                Info: PIN_AJ2                      
                Info: RXPMA_X119_Y16_N137          
                Info: RXPCS_X119_Y16_N139          
                Info: HSSIPLL_X119_Y16_N135        
                Info: CLOCKDIVIDER_X119_Y16_N136   
                Info: TXPCS_X119_Y16_N140          
                Info: TXPMA_X119_Y16_N138          
                Info: PIN_AH4                      
            Info: Regular Channel 3
                Info: PIN_AG2                      
                Info: RXPMA_X119_Y19_N137          
                Info: RXPCS_X119_Y19_N139          
                Info: HSSIPLL_X119_Y19_N135        
                Info: CLOCKDIVIDER_X119_Y19_N136   
                Info: TXPCS_X119_Y19_N140          
                Info: TXPMA_X119_Y19_N138          
                Info: PIN_AF4                      
        Info: Atoms placed to IOBANK_QR1
            Info: CMU_X119_Y41_N139            
            Info: Regular Channel 0
                Info: PIN_AE2                      
                Info: RXPMA_X119_Y35_N137          
                Info: RXPCS_X119_Y35_N139          
                Info: HSSIPLL_X119_Y35_N135        
                Info: CLOCKDIVIDER_X119_Y35_N136   
                Info: TXPCS_X119_Y35_N140          
                Info: TXPMA_X119_Y35_N138          
                Info: PIN_AD4                      
            Info: Regular Channel 1
                Info: PIN_AC2                      
                Info: RXPMA_X119_Y38_N137          
                Info: RXPCS_X119_Y38_N139          
                Info: HSSIPLL_X119_Y38_N135        
                Info: CLOCKDIVIDER_X119_Y38_N136   
                Info: TXPCS_X119_Y38_N140          
                Info: TXPMA_X119_Y38_N138          
                Info: PIN_AB4                      
            Info: Central Channel 0
                Info: PIN_AA2                      
                Info: RXPMA_X119_Y41_N137          
                Info: HSSIPLL_X119_Y41_N135        
                Info: CLOCKDIVIDER_X119_Y41_N136   
                Info: TXPMA_X119_Y41_N138          
                Info: PIN_Y4                       
            Info: Central Channel 1
                Info: PIN_W2                       
                Info: RXPMA_X119_Y44_N137          
                Info: HSSIPLL_X119_Y44_N135        
                Info: CLOCKDIVIDER_X119_Y44_N136   
                Info: TXPMA_X119_Y44_N138          
                Info: PIN_V4                       
            Info: Regular Channel 2
                Info: PIN_U2                       
                Info: RXPMA_X119_Y47_N137          
                Info: RXPCS_X119_Y47_N139          
                Info: HSSIPLL_X119_Y47_N135        
                Info: CLOCKDIVIDER_X119_Y47_N136   
                Info: TXPCS_X119_Y47_N140          
                Info: TXPMA_X119_Y47_N138          
                Info: PIN_T4                       
            Info: Regular Channel 3
                Info: PIN_R2                       
                Info: RXPMA_X119_Y50_N137          
                Info: RXPCS_X119_Y50_N139          
                Info: HSSIPLL_X119_Y50_N135        
                Info: CLOCKDIVIDER_X119_Y50_N136   
                Info: TXPCS_X119_Y50_N140          
                Info: TXPMA_X119_Y50_N138          
                Info: PIN_P4                       
        Info: Atoms placed to IOBANK_QR2
            Info: CMU_X119_Y69_N139            
            Info: Regular Channel 0
                Info: PIN_N2                       
                Info: RXPMA_X119_Y63_N137          
                Info: RXPCS_X119_Y63_N139          
                Info: HSSIPLL_X119_Y63_N135        
                Info: CLOCKDIVIDER_X119_Y63_N136   
                Info: TXPCS_X119_Y63_N140          
                Info: TXPMA_X119_Y63_N138          
                Info: PIN_M4                       
            Info: Regular Channel 1
                Info: PIN_L2                       
                Info: RXPMA_X119_Y66_N137          
                Info: RXPCS_X119_Y66_N139          
                Info: HSSIPLL_X119_Y66_N135        
                Info: CLOCKDIVIDER_X119_Y66_N136   
                Info: TXPCS_X119_Y66_N140          
                Info: TXPMA_X119_Y66_N138          
                Info: PIN_K4                       
            Info: Central Channel 0
                Info: PIN_J2                       
                Info: RXPMA_X119_Y69_N137          
                Info: HSSIPLL_X119_Y69_N135        
                Info: CLOCKDIVIDER_X119_Y69_N136   
                Info: TXPMA_X119_Y69_N138          
                Info: PIN_H4                       
            Info: Central Channel 1
                Info: PIN_G2                       
                Info: RXPMA_X119_Y72_N137          
                Info: HSSIPLL_X119_Y72_N135        
                Info: CLOCKDIVIDER_X119_Y72_N136   
                Info: TXPMA_X119_Y72_N138          
                Info: PIN_F4                       
            Info: Regular Channel 2
                Info: PIN_E2                       
                Info: RXPMA_X119_Y75_N137          
                Info: RXPCS_X119_Y75_N139          
                Info: HSSIPLL_X119_Y75_N135        
                Info: CLOCKDIVIDER_X119_Y75_N136   
                Info: TXPCS_X119_Y75_N140          
                Info: TXPMA_X119_Y75_N138          
                Info: PIN_D4                       
            Info: Regular Channel 3
                Info: PIN_C2                       
                Info: RXPMA_X119_Y78_N137          
                Info: RXPCS_X119_Y78_N139          
                Info: HSSIPLL_X119_Y78_N135        
                Info: CLOCKDIVIDER_X119_Y78_N136   
                Info: TXPCS_X119_Y78_N140          
                Info: TXPMA_X119_Y78_N138          
                Info: PIN_B4                       
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'aurora_8b10b_v5_2_example_design.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: INIT_CLK was determined to be a clock but was found without an associated clock assignment.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: aurora_module_i|MGT_0|tx_pll0|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 0.640
    Warning: Node: aurora_module_i|MGT_0|rx_cdr_pll0|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 0.640
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0] (placed in RXPCS_X0_Y35_N139)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0] (placed in TXPCS_X0_Y35_N140)
    Info: Automatically promoted destinations to use location or clock signal Periphery Clock CLKCTRL_X0_Y34_N127
        Info: Assigned fan-out of node aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0] to Periphery Clock region from (0, 25) to (59, 48)
Info: Automatically promoted node INIT_CLK~input (placed in PIN AR22 (CLK4p, DIFFIO_RX_B24p, DIFFOUT_B48p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node aurora_8b10b_v5_2_RESET_LOGIC:reset_logic_i|GT_RESET_OUT 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 14 (unused VREF, 2.5V VCCIO, 1 input, 13 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  48 pins available
        Info: I/O bank number 1C does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  41 pins available
        Info: I/O bank number 2C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 2A does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  46 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  37 pins available
        Info: I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  31 pins available
        Info: I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 4B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info: I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 8C does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  30 pins available
        Info: I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number QL11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info: I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Critical Warning: GXB Central Management Unit (CMU) aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0 is not connected to a GXB reconfig logic block, but the RX offset cancellation feature requires that it must be
Info: Clock input frequency of GXB Calibration block atom "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cal_blk0" must be in the frequency range of 10.0 MHz to 125.0 MHz
Critical Warning: GXB Central Management Unit (CMU) aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|cent_unit0 is not connected to a GXB reconfig logic block, but the DPRIO Reconfiguration feature requires that it must be
Critical Warning: Register-to-register paths between different clock domains is not recommended if one of the clocks is from GXB transmitter channel.
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[2] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[4] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[5] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[6] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[7] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[8] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[9] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[10] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[15] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[16] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[17] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[18] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[7] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[19] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[8] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[20] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[9] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[21] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[22] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1] from clock: altera_reserved_tck
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[0] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[0] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[1] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[1] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][2] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[3] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][3] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[3] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][4] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][5] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][5] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][6] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][6] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][7] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][8] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][8] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][9] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][9] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[11] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[11] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][12] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[13] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[13] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][14] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[14] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][14] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[14] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][15] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[15] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][15] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[15] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][16] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[16] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][16] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[16] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][17] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[17] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][17] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[17] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][18] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[18] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][18] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[18] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][19] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[19] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][19] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[19] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][20] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[20] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][20] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[20] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][21] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[21] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][21] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[21] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][22] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[22] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][22] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[22] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0] from clock: altera_reserved_tck
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0] from clock: altera_reserved_tck
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1] from clock: altera_reserved_tck
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1] from clock: altera_reserved_tck
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2] from clock: altera_reserved_tck
    Critical Warning: Source Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|current_segment_delayed[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4] from clock: altera_reserved_tck
Critical Warning: Register-to-register paths between different clock domains is not recommended if one of the clocks is from GXB receiver channel.
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_phfifooverflow from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_phfifounderflow from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|polarity_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|begin_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|realign_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|polarity_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|begin_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|realign_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[4] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[7] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|word_aligned_control_bits_r[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_errdetect[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_errdetect[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_disperr[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[0] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
    Critical Warning: Source Node: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_disperr[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|rx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|reset_count_r from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
        Critical Warning: Destination Node: aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[1] from clock: aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|tx_coreclk_in[0]
Critical Warning: (High) Data bits are not synchronized when transferred between asynchronous clock domains and one of the blocks is RX. (Value defined:2). Found 0 asynchronous clock domain interface structure(s) related to this rule.
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_phfifooverflow"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_phfifounderflow"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|hard_err_flop_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[0]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|realign_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_syncstatus[1]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|realign_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[0]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[0]"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_patterndetect[1]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_LANE_INIT_SM:lane_init_sm_i|RX_CHAR_IS_COMMA_R[1]"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[0]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_ctrldetect[1]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_SYM_DEC:sym_dec_i|left_aligned_r"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_errdetect[0]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[0]"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_errdetect[1]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[1]"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_disperr[0]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[0]"
    Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|MGT_alt4gxb:MGT_0|wire_receive_pcs0_disperr[1]"
        Critical Warning: Node  "aurora_8b10b_v5_2:aurora_module_i|aurora_8b10b_v5_2_AURORA_LANE:aurora_lane_0_i|aurora_8b10b_v5_2_ERR_DETECT:err_detect_i|soft_err_r[1]"
Info: Fitter preparation operations ending: elapsed time is 00:00:39
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:18
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X12_Y36 to location X23_Y47
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file C:/Users/Alan/Desktop/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 240 warnings
    Info: Peak virtual memory: 914 megabytes
    Info: Processing ended: Fri Sep 16 11:29:03 2011
    Info: Elapsed time: 00:03:20
    Info: Total CPU time (on all processors): 00:02:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Alan/Desktop/V6aurora_3125M_156M/aurora_8b10b_v5_2_example_design.fit.smsg.


